Curso: Eletrônica.

Disciplina: Eletrônica de Potência.

CIRCUITO INTEGRADO 555

1-INTRODUÇÃO

O circuito integrado 555 foi lançado no mercado por volta de 1973 e de lá para cá seu campo de aplicação foi expandido de maneira assustadora.

Normalmente o CI 555 se apresenta na forma DIL (Dual In Line : duplo em linha) de 8 pinos ou na forma circular, como é mostrado na figura 1. A identificação dos pinos é feita a partir da marca e no sentido anti-horário.

São encontrados na prática precedido de duas letras (como A, LN,SE,NE), o que indica apenas o fabricante específico.

Fig.1-Pinagem do CI 555.

Internamente , o CI 555 é constituído por três resistências de mesmo valor ôhmico (5K), dois comparadores de tensão, um flip-flop RS, um amplificador inversor e um transistor que é comandado, através da base , pela saída Q do flip-flop.

Na figura 2 é apresentada a estrutura interna, em diagrama de blocos, do CI 555.

Fig.2-Estrutura interna, em diagrama de blocos do CI 555.

Pelo divisor de tensão, podemos notar que a tensão aplicada ao comparador superior é 2/3 de Vcc e a tensão aplicada ao segundo comparador é 1/3 de Vcc, tornando-se ,assim, a tensão de referência para cada um dos comparadores.

O comparador superior é sensível a tensões superiores a 2/3 de Vcc aplicadas a sua entrada (não inversora) pino 6.

O comparador inferior é sensível a tensões inferiores a 1/3 de Vcc aplicadas a sua entrada( inversora) pino 2.

Os comparadores fornecem sinais de disparo ao flip-flop, quando a condição pertinente de cada um for atingida.

O circuito em repouso, a saída Q assume valor próximo da alimentação e esta tensão faz com que o transistor sature, aterrando o pino 7. O nível alto (high) da saída Q também é aplicado ao amplificador inversor , cuja finalidade é aumentar o poder de manipulação da corrente de saída ( pino 3) ,consequentemente a saída apresenta nível baixo.

Quando aplicamos ao pino 2 uma tensão inferior a 1/3 de Vcc, iremos atuar o comparador inferior que irá setar o circuito: levar a saída (pino 3) para nível 1. A saída permanecerá em nível 1 mesmo que a tensão no pino 2 volte a ficar superior a 1/3 de Vcc.

O nível lógico de saída mudará de alto para baixo , quando o primeiro comparador for atuado, pois este é responsável pelo reset do circuito. Isto acontece quando o pino 6 tiver uma tensão superior a 2/3 de Vcc.

Outra forma de levar a saída para zero é através do pino 4 (pino de reset) que atua com nível zero e tem prioridade sobre os demais.

O CI 555 opera com uma faixa ampla de tensão : 5Vcc a 15Vcc, tornando este CI compatível com a família TTL e com a família CMOS.

2-CONFIGURAÇÃO MONOESTÁVEL COM O CI 555

Na figura 3 é apresentada a configuração monoestável com o CI 555.

Fig.3 - Configuração Monoestável com o CI 555.

No pino 2 foi colocado um resistor para garantir uma tensão maior do que 1/3 de Vcc, com isto o circuito encontra-se resetado, levando o transistor a saturação, impedindo a carga do capacitor e a saída permanece em nível zero.

O circuito permanecerá nesta situação até o momento em que acionamos a chave, jogando, portanto , nível zero no pino 2 e o comparador inferior irá realizar o set do circuito: levará a saída para nível lógico alto.

O transistor entrará no corte, liberando a carga do capacitor através dos resistores.Quando o capacitor atingir uma tensão superior a 2/3 de Vcc, o comparador superior realiza o reset do circuito (saída para nível lógico baixo).Ao mesmo tempo o transistor vai a saturação, fazendo que ocorra a descarga do capacitor.

O período de temporização deste circuito pode ser calculado através da seguinte expressão:

T=R.C. ln ( Vcc - Vi )

(Vcc - Vp)

Onde:

Vcc: tensão de alimentação do circuito.

Vi: tensão inicial do capacitor.

Vp: tensão de disparo do comparador.

Podemos , portanto, calcular o tempo que o capacitor leva para ir de 0V até 2/3 de Vcc:

T= R.C. ln (Vcc- 0)

(Vcc-2Vcc)

3

T= R.C. ln( 3) = R.C. 1,1

Na figura 4, temos algumas formas de onda para o multivibrador monoestável.

Fig.4- Formas de onda para o multivibrador monoestável.

Neste circuito a duração do pulso de disparo negativo deve ser menor do que a duração do pulso de saída. O valor mínimo de R da temporização é de 1K e o máximo é de 3,4M para Vcc=5V e 10M para Vcc=15V. O valor mínimo do capacitor recomenda-se 500pF e o valor máximo depende da corrente de fuga admissível.

3-CONFIGURAÇÃO ASTÁVEL COM O CI 555

Na figura 5, é apresentada a configuração astável com o CI 555.

Fig.5-Configuração Astável com o CI 555.

No instante inicial a tensão no capacitor é zero e isto faz o comparador ,responsável pelo set , atuar.Desta forma, a saída assume nível alto e o transistor interno vai ao corte , liberando a carga do capacitor, ligado ao pino 6 e 2, através dos resistores R1 e R2.

Quando a tensão no capacitor atingir um valor superior a 2/3 de Vcc , leva o comparador superior a resetar o circuito. A saída , portanto, assume nível lógico baixo e o transistor interno satura, permitindo a descarga do capacitor através do resistor R2.

Quando a tensão do capacitor ficar inferior a 1/3 de Vcc, o comparador inferior volta a ser acionado, levando a saída novamente para nível alto e cortando o transistor interno, possibilitando o capacitor começar a carregar novamente.

O nível lógico alto na saída é o tempo que o capacitor leva para ir de 1/3de Vcc até 2/3de Vcc (vide figura 6), logo, temos:

TH= (R1+R2).C.ln (Vcc-Vcc/3)

(Vcc-2Vcc/3)

TH= (R1 + R2).C .ln(2)

TH= (R1+R2).C.0,69

Na figura 6, temos as formas de onda no capacitor e na saída do CI (pino 3).

Fig.6- Formas de onda na configuração Astável com o CI 555.

O nível lógico baixo é dado pelo tempo de descarga do capacitor de 2/3 de Vcc até 1/3 de Vcc( vide figura 7), logo temos:

TL= -R2.C. ln Vc

Vi

onde:

Vc= tensão final na descarga.

Vi= tensão inicial na descarga

TL= - R2.C.ln(Vcc/3)

2Vcc/3

TL= 0,69 .R2.C

O período total do astável é dado pelo somatório de TH com TL:

TT=0,69(R1+R2).C + 0,69R2.C = 0,69 (R1 + 2R2).C

A relação de ciclo de trabalho( duty cicle) é definida como a relação em que temos o nível lógico alto na saída e o período total da forma de onda.

D= TH

TT

3.1- CONFIGURAÇÃO DO ASTÁVEL SIMÉTRICO:

É possível obter um duty cicle de 50%, isto é, TH=TL , fazendo com que R1=R2 e utilizando os diodo , conforme esquema apresentado na figura 7.

Fig.7-Configuração de um astável simétrico, caso R1=R2.

No caso da figura 7, podemos notar que a carga do capacitor , agora, ocorre somente através de R1 e a descarga através de R2.

4- PINAGEM DO CI 555

PINO 1: TERRA.

Pino terra ou comum é o ponto negativo da alimentação do dispositivo.

PINO 2: DISPARO OU TRIGGER.

Este pino é a entrada do comparador inferior e é usado para levar a saída para nível lógico alto. O disparo deste comparador ocorre quando a tensão neste pino se torna inferior a 1/3 de Vcc ou inferior a metade da tensão aplicada ao pino 5.

A faixa de tensão que pode ser aplicada à entrada de disparo está entre Vcc e terra. Uma corrente da ordem de 500nA flui deste terminal para o circuito externo.

PINO 3 : SAÍDA

A saída do CI 555 é capaz de fornecer ou absorver até 200mA.

PINO 4: RESET

É uma entrada baixa ativa (atua com nível baixo) utilizada para levar a saída para nível baixo ,independente das informações vindas dos comparadores.Este pino tem prioridade em relação aos demais.

A duração do sinal de atuação do reset deve ser de no mínimo 0,5s .

Quando não utilizado, recomenda-se ligar este pino ao Vcc para evitar o reset falso.

PINO 5: CONTROLE

Permite acesso direto ao divisor de tensão, possibilitando a alteração da tensão de referência dos comparadores. Pode ser usado para modular o sinal de saída do CI.

Quando não utilizado, recomenda-se utilizar um capacitor de 10nF deste pino para o terra, evitando que o divisor capte ruído.

PINO 6: THRESHOLD

Entrada do comparador superior, permite levar a saída para nível lógico baixo.

O comparador superior atua com tensão superior a 2/3 de Vcc ou através da tensão aplicada ao pino 5.

Neste pino pode ser aplicada uma tensão de 0V até Vcc.

PINO 7: DESCARGA

Propicia a descarga do capacitor, quando o transistor interno está na saturação. Quando a saída(pino 3) está alta, o transistor interno está no corte e permite a carga do capacitor externo. Quando a saída está baixa, o transistor está saturado e possibilita a descarga do capacitor.

PINO 8: +Vcc

É o terminal positivo de alimentação de alimentação do CI. A faixa admissível de tensão neste pino é de 5Vcc a 15Vcc. Este CI aumenta a sua capacidade de tensão e corrente na saída com o aumento da tensão de alimentação.

5-LIMITE DE FREQUÊNCIA

O limite superior da frequência de operação do CI 555 na configuração astável é de 100KHz, devido aos tempos de armazenagens internos do CI. O limite inferior de frequência depende da faixa limite da rede RC.

Departamento IV -Tecnologia Eletro-Eletrônica - Coordenação de Eletrônica

Profª Edna Andrade Pág. 8

Comentários