(Parte 1 de 6)

Universidade Estadual de Campinas Faculdade de Engenharia Elétrica e de Computação Departamento de Semicondutores, Instrumentos e Fotônica

Autor: Marcelo de Paula Campos

Dissertação submetida à Faculdade de Engenharia Elétrica e de Computação da

Universidade Estadual de Campinas, como requisito parcial à obtenção do Título de Mestre em Engenharia Elétrica, sob orientação do Prof. Dr. Carlos Alberto dos Reis Filho.

Banca Examinadora:

Prof. Dr Carlos Alberto dos Reis Filho - FEEC/UNICAMP

Prof. Dr. Luiz Carlos Kretly - FEEC/UNICAMP Prof. Dr. José Carlos Pereira – EESC/USP

Campinas, 20 de agosto de 2002

Resumo

Esta dissertação de mestrado relata o desenvolvimento de um amplificador com entradas e saídas diferenciais integrado em tecnologia CMOS de 0,6µm. Inicialmente, são discutidas as particularidades de um amplificador com entradas e saídas diferenciais, fazendo comparações com o amplificador operacional de saída simples, a fim de salientar suas principais diferenças e suas implicações no projeto.

Depois, são descritas as várias etapas do projeto: escolha da configuração do circuito, análise do ponto de operação, análise de pequenos sinais, visando determinar as funções de transferência de cada estágio e compensação em freqüência, e finalmente, a definição das especificações desejadas. O dimensionamento dos componentes proveio de cálculos de projeto e das análises e observações de resultados de inúmeras simulações.

O circuito foi fabricado em tecnologia CMOS 0,6µm, e as amostras foram caracterizadas. Os resultados experimentais obtidos mostram que as principais especificações foram alcançadas. As mais importantes, ganho de malha aberta de 70dB e freqüência de ganho unitário de aproximadamente 9MHz evidenciam que o projeto realizado foi bem sucedido.

Abstract

This master degree dissertation describes the development of an integrated CMOS fully differential operational amplifier. In this document, the particularities of a fully differential operational amplifier are discussed first. Then they are compared to those of a standard operational amplifier in order to highlight the main differences found between these two important building blocks in analog integrated circuit design.

In the sequel of the document, the stages followed to accomplish the design of the amplifier are presented, which are: the choice of the circuit configuration; the bias point analysis; the small signal analysis to allow the establishment of the transfer function of each stage of the circuit and, therefore, the frequency compensation; and finally, the definition of the desired specification. By means of hands calculation and the analysis and observation of simulation results, the devices that comprise the amplifier could be dimensioned.

Samples of the integrated circuit were fabricated in 0.6um CMOS technology and were fully characterized. The most important features achieved were a 70dB open-loop gain and unity-gain frequency of approximately 9MHz, both evidencing the success of this work.

“A alegria está na luta, na tentativa, no sofrimento envolvido. Não na vitória propriamente dita.”

Mahatma Gandhi iv

Reconheço o esforço e a dedicação do Prof. Dr. Carlos Reis para tornar este mestrado possível, e o melhor possível. Agradeço a ele a oportunidade.

Agradeço ao Instituto de Pesquisas Eldorado pelo apoio financeiro, e aos meus amigos do LPM2 (Laboratório de Pesquisas Magneti-Marelli).

Dedico este trabalho aos meus pais, aos meus irmãos, a minha esposa e ao meu filho, sem os quais nada teria sentido.

1 Introdução1
2 Descrição do Amplificador com Entradas e Saídas Diferenciais2
2.1 Definição das Tensões3
2.2 Realimentação de Modo comum3
2.3 Características do Amplificador com Entradas e Saídas Diferenciais4
2.3.1 Maior Excursão Dinâmica5
2.3.2 Melhor Imunidade a Ruído5
Amplificador de Saída Simples7

Sumário 2.4 Comparação entre o Amplificador com Entradas e Saídas Diferenciais e o 3 Considerações sobre a Realimentação de Modo comum em

Amplificadores com Entradas e Saídas Diferenciais9
Saídas Diferenciais12
5 Descrição do Funcionamento do Circuito13
6 Análise da Resposta em Freqüência15
7 Análise da Polarização19
8 Procedimentos de Projeto2
8.1 Dimensionamento dos Sensores de Modo comum23
8.2 Dimensionamento dos Transistores24
8.3 Dimensionamento dos Componentes de Compensação em Freqüência29
9 Simulações31
9.1 Ponto de Operação31
9.2 Resposta em Freqüência32
9.3 Resultados das Simulações36
9.3.1 Ponto de Operação36
9.3.2 Excursão do Sinal de Saída37
9.3.3 Faixa de Excursão da Tensão de Modo comum38
9.3.4 Resposta em Freqüência39
9.3.5 Resposta em Freqüência de Malha Fechada43
9.3.6 Resposta em Freqüência ao Sinal de Modo comum4
9.3.7 Slew-Rate e Settling Time45
9.3.8 Ganho de Modo comum47
9.3.9 Rejeição ao Ruído da Alimentação48
10 Layout do Circuito Integrado49
1 Testes do Circuito Integrado54
1.1 Ponto de Operação54
1.2 Excursão do Sinal de Saída54
1.3 Faixa de Excursão da Tensão de Modo comum5
1.4 Resposta em Freqüência de Malha Fechada56
1.5 Resposta em Freqüência ao Sinal de Modo comum58

4 Escolha da Configuração do Circuito do Amplificador com Entradas e 1.6 Slew-Rate e Settling Time ....................................................................................59

1.7 Ganho de Modo comum61
1.8 Resumo das Características de Desempenho62
12 O Circuito Integrado63
12.1 F otomicrografias63
12.2 Diagrama de Pinos65
13 Análise dos Resultados6
14 Conclusões68
15 Apêndices69
15.1 Apêndice A – Redução das Harmônicas pares69
15.2 Apêndice B – Dedução de Ganho do Amplificador Cascode71
15.3 Apêndice C – Dedução do Ganho do Amplificador Fonte Comum74

vi 16 Referências ............................................................................................................75 vii

Lista de Figuras

simples2
Figura 2-2: Definições das tensões do amplificador com entradas e saídas diferenciais3
Figura 2-3: Modelo de um amplificador com entradas e saídas diferenciais simplificado4
Figura 2-4: Excursão de tensão da saída diferencial5
Figura 2-5: Imunidade a ruído do amplificador com entradas e saídas diferenciais5
saída simples6
Figura 3-1: Modelo de um amplificador com entradas e saídas diferenciais1
Figura 5-1: Circuito do amplificador com entradas e saídas diferenciais13
compensação RC15
Figura 9-1: Compensação com transistor MOS na região ôhmica substituindo resistor34
MOSFET/capacitor de compensação35
Figura 9-3: Circuito com as tensões e correntes de polarização36
Figura 9-4: Excursão dos sinais de saída37
Figura 9-5: Faixa de excursão da tensão de modo comum38

Figura 2-1: Comparação entre amplificador com entradas e saídas diferenciais e o de saída Figura 2-6: (a) amplificador com entradas e saídas diferenciais (b) amplificador inversor de Figura 6-1: Circuito incremental equivalente de um amplificador de dois estágios com Figura 1-1: Circuito do amplificador com entradas e saídas diferenciais com Figura 9-6: Diagrama de Bode do amplificador com entradas e saídas diferenciais, com

carga RL=10kΩΩΩΩ e CL=10pF39

Figura 9-7: Diagrama de Bode do amplificador com entradas e saídas diferenciais somente

com carga resistiva RL=10kΩΩΩΩ40

Figura 9-8: Diagrama de Bode do amplificador com entradas e saídas diferenciais somente

com carga capacitiva CL=10pF41

Figura 9-9: Diagrama de Bode do amplificador com entradas e saídas diferenciais sem

carga42
Figura 9-10: Circuito com ganho unitário43
Figura 9-1: Resposta em Freqüência de Malha Fechada para ganho unitário43

Figura 9-12: Circuito para Simulação da Resposta em Freqüência ao Sinal de Modo

comum, Vocm4
Figura 9-13: Resposta em Freqüência ao Sinal de Modo comum4
Figura 9-14: Circuito para simulação de Slew-Rate e Settling Time45
Figura 9-15: Formas de onda da entrada, Y, e da saída, Y345
Figura 9-16: Detalhe do slew-rate de subida46
Figura 9-17: Detalhe do slew-rate de descida46
Figura 9-18: Detalhe da medida do settling time de subida46
Figura 9-19: Detalhe da medida do settling time de descida46

Figura 9-20: Gráfico do ganho de modo comum medido diferencialmente,

VOD=(VO+)−−−−(VO−−−−)47
Figura 9-21: Circuito modelo para simulação da rejeição de ruído da alimentação48
Figura 9-2: Rejeição ao ruído acoplado a VDD48
Figura 9-23: Rejeição ao ruído acoplado a VSS48

Figura 10-1: Par cruzado que compõe os transistores M1A e M1B....................................49

Figura 10-2: Par cruzado que compõe os transistores M6A e M6B49

viii

50
Figura 10-4: Dois resistores de 20kΩΩΩΩ de poli-silício, RCMA e RCMB51
Figura 10-5: Exemplo de um capacitor integrado utilizado no circuito51
compensação52

Figura 10-3: Grupo de vinte e três transistores de 51/2 que formam os espelhos de corrente. Figura 10-6: Célula principal do circuito integrado com MOSFET/capacitor de

de compensação53
Figura 1-1: Circuito para teste da máxima excursão de saída54
Figura 1-2: Imagem do osciloscópio mostrando a máxima excursão de saída54
Figura 1-3: Circuito para teste da excursão da saída de modo comum5
comum5
Figura 1-5: Detalhe da saída5
Figura 1-6: Detalhe da saída5
unitário56

Figura 10-7: Layout completo do circuito enviado para fabricação com MOSFET/capacitor Figura 1-4: Imagem do osciloscópio mostrando a máxima excursão da saída de modo Figura 1-7: Circuito para teste da resposta em freqüência de malha fechada com ganho

freqüência56
Figura 1-9: Extrapolação dos pontos da Tabela 1-157
Figura 1-10: Circuito para teste da resposta em freqüência ao sinal de modo comum58
freqüência58
Figura 1-12: Circuito para teste de Slew-Rate e Settling Time59
Figura 1-13: Imagem do osciloscópio mostrando o slew-rate de subida59
Figura 1-14: Imagem do osciloscópio mostrando o slew-rate de descida59
Figura 1-15: Imagem do osciloscópio mostrando o settling time de subida60
Figura 1-16: Imagem do osciloscópio mostrando o settling time de descida60
Figura 1-17: Circuito de teste de rejeição de modo comum61
de modo comum61
Figura 12-1: Fotomicrografia do Circuito Integrado com pads63
componentes64
Figura 12-3: Diagrama de pinos do amplificador com entradas e saídas diferenciais65
Figura 13-1: Circuito com ganho unitário com capacitor de compensação externo67
67

Figura 1-8: Imagem da tela do analisador de redes com o resultado da varredura em Figura 1-1: Imagem da tela do analisador de redes com o resultado da varredura em Figura 1-18: Imagem da tela do analisador de redes com o resultado do teste de rejeição Figura 12-2: Fotomicrografia do Circuito Integrado do amplificador com entradas e saídas diferenciais, com enfoque na célula principal, mostrando a localização dos Figura 13-2: Resultado da simulação da resposta em freqüência do circuito da Figura 13-1.

diferenciais69
Figura 15-2: Modelo de pequenos sinais do amplificador cascode71
Figura 15-3: Modelo que substitui M2 e M3 por uma resistência equivalente71
Figura 15-4: Modelo de pequenos sinais utilizado para calcular Rsi72

Figura 15-1: Diagrama de blocos para representar um amplificador com entradas e saídas Figura 15-5: Modelo de pequenos sinais do amplificador fonte comum com carga ativa..74 ix

Lista de Tabelas

diferenciais12
Tabela 8-1: Parâmetros elétricos dos transistores canal N24
Tabela 8-2: Parâmetros elétricos dos transistores canal P24
Tabela 8-3: Dimensões dos transistores inicialmente calculadas28
Tabela 9-1: Dimensões dos transistores após as simulações34
Tabela 1-1: Valores de freqüência de corte por ganho de malha fechada57
Tabela 1-2: Características do amplificador com entradas e saídas diferenciais62

Tabela 4-1: Especificações propostas para o amplificador com entradas e saídas Tabela 12-1: Diagrama de pinos...........................................................................................65

1 Introdução

processamento de sinais em sistemas de áudio, telefonia, transmissão de dados, etcimpõe

O requisito de alta imunidade a sinais externos que normalmente caracteriza o que a variável de propagação seja um sinal diferencial [2].

Desse modo, os amplificadores que têm entradas e saídas diferenciais são blocos imprescindíveis na implementação destes circuitos. Há diferenças marcantes entre estes amplificadores e os chamados amplificadores operacionais, que embora tenham entradas diferenciais produzem na saída um sinal referido a um potencial fixo (terra). A mais importante característica dos amplificadores com entradas e saídas diferenciais é a alta rejeição a sinais em modo comum [1]-[3].

Como contrapartida, os amplificadores com entradas e saídas diferenciais precisam de duas malhas de realimentação, que são externas, e um circuito de realimentação de modo comum interna para controlar a tensão de saída de modo comum [1]-[3].

Dada a importância que tem este tipo de circuito em processamento de sinais analógicos em geral, a experiência de projetá-lo seguindo uma metodologia adequada foi a motivação do projeto, cujos resultados são descritos nesta dissertação.

Foram estabelecidas como metas para utilização deste circuito filtros a capacitor chaveado, integradores, sample-and-hold, bandgap flutuante e amplificadores de tensão do tipo chopper-stabilized. Para a sua implementação foi escolhida a tecnologia CMOS –

Como especificações complementares foram previstas alimentação de 5V, faixa de freqüência acima de 5MHz com carga padrão de 10kΩ em paralelo com 10pF e consumo máximo de 500µA.

2 Descrição do Amplificador com Entradas e Saídas Diferenciais

Um amplificador com entradas e saídas diferenciais é similar ao amplificador operacional de saída simples [2], como está ilustrado na Figura 2-1. Em um amplificador com entradas e saídas diferenciais a saída em modo comum, ou seja, o valor médio das tensões de saída pode ser controlado independentemente (Vocm) da tensão diferencial, no amplificador de saída simples a tensão de saída em modo comum é o próprio sinal.

No amplificador operacional há apenas um caminho para realimentação negativa, enquanto no amplificador com saídas diferenciais há dois.

Figura 2-1: Comparação entre amplificador com entradas e saídas diferenciais e o de saída simples.

(Parte 1 de 6)

Comentários