Eletrônica Digital - Famílias Lógicas

Eletrônica Digital - Famílias Lógicas

(Parte 1 de 4)

PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica

Eletrônica DigitalCap. IV por F.C.C. De Castro

Capítulo IV - Famílias Lógicas

1 Introdução

Nos capítulos anteriores estudamos circuitos digitais sob o ponto de vista das funções lógicas por eles implementadas. Neste capítulo estudaremos circuitos digitais no contexto de suas características elétricas de operação. Duas principais famílias de circuitos integrados emergem neste contexto: A família TTL (Transistor-Transistor Logic) e a família CMOS (Complemetary Metal-Oxid Semiconductor). As famílias TTL e CMOS não esgotam o universo de famílias lógicas, mas, seguramente são as mais utilizadas. Como um exemplo das demais famílias lógicas existentes citamos a família ECL (Emitter-Coupled Logic), caracterizada pela capacidade de operar em altas freqüências (2.8 GHz para a série E-Lite da família ECL).

2 Características e Parâmetros Operacionais Básicos

•••• Esta seção apresenta resumidamente as principais características e parâmetros das famílias TTL e CMOS, sob o enfoque da implementação prática de funções lógicas através de circuitos integrados (CIs) digitais.

2.1 Tensão de Alimentação

•••• A tensão nominal de alimentação de um CI TTL é VV5+=C.

•••• A tensão nominal de alimentação de um CI CMOS é bem mais flexível que a de um CI TTL. Um CI CMOS opera com tensões de alimentação de até

VV10+=C, mas é usual uma tensão de alimentação de V5+ para que haja compatibilidade com circuitos digitais que utilizem CIs TTL.

•••• Para a categoria de CIs CMOS conhecida como Low-Voltage CMOS, a tensão nominal de alimentação é V3+=.C.

Figura 1: Pinos de conexão de alimentação em um CI.

PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica

Eletrônica DigitalCap. IV por F.C.C. De Castro

2.2 Níveis Lógicos para CIs CMOS

Figura 2: Níveis de tensão para operação correta de um CI CMOS. IV refere-se a tensões de entrada e OV a tensões de saída. A faixa de tensão unallowed (não permitido) significa que o fabricante do CI não garante o funcionamento correto do CI para tensões nesta faixa.

PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica

Eletrônica DigitalCap. IV por F.C.C. De Castro

2.3 Níveis Lógicos para CIs TTL

Figura 3: Níveis de tensão para operação correta de um CI TTL. IV refere-se a tensões de entrada e OV a tensões de saída. A faixa de tensão unallowed

(não permitido) significa que o fabricante do CI não garante o funcionamento correto do CI para tensões nesta faixa.

2.4 Imunidade a Ruído

•••• Em ambientes industriais é usual um alto nível de ruído eletromagnético. A Figura 4 ilustra o efeito do ruído na operação de uma porta lógica.

PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica

Eletrônica DigitalCap. IV por F.C.C. De Castro

Figura 4: Efeito do ruído na entrada de uma porta lógica sobre a sua operação. É desejável que um CI tenha uma alta imunidade ao ruído eletromagnético.

2.5 Margem de Ruído

•••• Uma medida da imunidade a ruído de uma família lógica é a denominada Margem de Ruído, definida pelos parâmetros NHV e NLV, dados por

PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica

Eletrônica DigitalCap. IV por F.C.C. De Castro

Figura 5: (a) Margem de ruído NHV. (b) Margem de ruído NLV. 2.6 Consumo de Potência

Figura 6: Os dois valores possíveis de consumo de corrente para uma porta lógica: (a) CCHI e (b) CCLI.

•••• A corrente média de consumo é dada por

•••• E, portanto, a potência média consumida da fonte de alimentação é dada por

CCCCIVPD = (4)

PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica

Eletrônica DigitalCap. IV por F.C.C. De Castro

•••• CIs TTL têm seu consumo independente da freqüência de operação, enquanto CIs CMOS têm seu consumo variando aproximadamente de modo linear com a freqüência de operação:

Figura 7: Curva potência consumida × freqüência de operação para as famílias TTL e CMOS.

2.7 Tempo de Propagação

•••• Sempre que um trem de pulsos se propaga através de uma porta lógica ele experimenta um atraso no tempo (time delay) :

Figura 8: Ilustração do mecanismo denominado propagation delay.

•••• Existem dois atrasos (delays) de propagação básicos em uma porta lógica:

⇒⇒⇒⇒ PHLt: O intervalo de tempo transcorrido entre um instante especificado no pulso de entrada da porta e o instante correspondente no pulso de saída, para a situação em que a saída da porta está efetuando a transição do estado HIGH para o estado LOW.

⇒⇒⇒⇒ PLHt: O intervalo de tempo transcorrido entre um instante especificado no pulso de entrada da porta e o instante correspondente no pulso de saída, para a situação em que a saída da porta está efetuando a transição do estado LOW para o estado HIGH.

PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica

Eletrônica DigitalCap. IV por F.C.C. De Castro

Figura 9: Definição dos propagation delay times , PHLt e PLHt, em uma porta lógica. Input significa “entrada” e output significa “saída”. Em geral os instantes de referência localizam-se a 50% do tempo de duração das bordas dos pulsos.

2.8 Fan-Out

(Parte 1 de 4)

Comentários