Eletrônica Digital - Famílias Lógicas

Eletrônica Digital - Famílias Lógicas

(Parte 2 de 4)

•••• Existe um limite máximo de entradas de portas lógicas que podem ser conectadas simultaneamente à saída de uma porta lógica. Este limite máximo é denominado de fan-out.

Figura 10: Porta NAND acionando 3 portas OR com entradas invertidas. Cada uma das 3 portas OR consome uma parcela da corrente de saída da porta NAND. Portanto, haverá um limite máximo de portas que poderão ser acionadas, sob pena de danificar a porta acionadora (driving gate) por excesso de corrente.

•••• Por exemplo, o fan-out típico de uma porta TTL padrão é 10, para uma porta Low-Power Schottky (LS) o fan-out é 20.

PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica

Eletrônica DigitalCap. IV por F.C.C. De Castro

•••• Uma porta CMOS possui um fan-out bem maior que uma porta TTL, mas deve-se manter em mente que o fan-out da família CMOS é dependente da freqüência de operação devido ao inerente efeito capacitivo nas entradas das portas CMOS:

Figura 1: Carga capacitiva apresentada à porta acionadora para CIs da família CMOS. (a) Carga do capacitor. (b) Descarga do capacitor. Quanto maior a freqüência de operação mais ciclos carga-descarga do capacitor ocorrem por unidade de tempo, e, portanto, maior o valor RMS da corrente na saída da porta acionadora.

•••• CIs TTL não apresentam efeito capacitivo nas entradas de suas portas, de modo que a carga de uma porta TTL é puramente resistiva:

Figura 12: Carga resistiva apresentada à porta acionadora para CIs da família TTL. (a) Fornecimento de corrente à carga. (b) Absorção de corrente da carga.

•••• Embora o fan-out da família TTL seja independente da freqüência, ocorre problema de redução da margem de ruído quando temos muitas portas conectadas em paralelo como carga e a porta acionadora encontra-se com sua saída em estado HIGH:

PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica

Eletrônica DigitalCap. IV por F.C.C. De Castro

Figura 13: A corrente I fornecida pela porta acionadora aumenta à medida que aumentamos o número de portas utilizadas como carga. A medida que corrente I aumenta, aumenta a queda ôhmica de tensão interna na porta acionadora. Isto faz com que OHV eventualmente caia abaixo de ()minOHV, reduzindo a margem de ruído NHV (ver Figura 5).

•••• Para um CI TTL o fator limitante do fan-out é a absorção de corrente das portas utilizadas como carga, situação que ocorre quando a porta acionadora encontra-se com sua saída em estado LOW:

Figura 14: Absorção de corrente das portas utilizadas como carga quando a porta acionadora encontra-se com sua saída em estado LOW.

PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica

Eletrônica DigitalCap. IV por F.C.C. De Castro

3 Portas da Família CMOS

•••• O elemento básico de uma porta CMOS é o transistor MOSFET (Metal-Oxid Semiconductor Field Effect Transistor):

Figura 15: Símbolo gráfico dos dois tipos de transistores MOSFET: canal N e canal P. Operação como uma chave (switch) LIGA-DESLIGA (ON-OFF).

Figura 16: Símbolo gráfico simplificado de um MOSFET, tendo sido abstraída a polaridade do canal. Nesta representação é assumido que a polaridade do canal é identificada pelo contexto do circuito do qual o MOSFET faz parte.

PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica

Eletrônica DigitalCap. IV por F.C.C. De Castro

Figura 17: Circuito interno típico de uma porta NOT da família CMOS. Figura 18: Operação de uma porta NOT da família CMOS.

PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica

Eletrônica DigitalCap. IV por F.C.C. De Castro

Figura 19: Operação de uma porta NAND da família CMOS. Figura 20: Operação de uma porta NOR da família CMOS.

PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica

Eletrônica DigitalCap. IV por F.C.C. De Castro

3.1 Portas Dreno-Aberto (open-drain)

•••• Quando um CI CMOS é designado como open drain isto significa que suas portas internas vem de fábrica com o terminal de dreno de seu transistor de saída desconectado. A conexão do transistor de saída à CCV deve ser feita através de um resistor externo denominado resistor pull-up:

Figura 21: Porta open drain da família CMOS.

3.2 Portas Tristate

•••• Uma porta tristate possui um terceiro estado em sua saída além dos estados

H e L. Quando este terceiro estado é acionado, ocorre uma total desconexão entre o pino de saída da porta e o seu circuito interno. Por este motivo, este terceiro estado é denominado HIGH-Z (alta impedância).

•••• Todas as famílias lógicas possuem portas lógicas na versão tristate , além da versão convencional.

•••• Portas tristate são úteis, por exemplo, quando vários periféricos, cada um com seu endereço próprio, compartilham o mesmo barramento de dados de um controlador que utiliza um microprocessador. O microprocessador troca dados com um periférico X acionando o periférico X através de seu endereço. Os demais periféricos não devem influenciar na operação, e, como compartilham o mesmo barramento, suas portas de saída devem permanecer em HIGH-Z enquanto o microprocessador troca dados com o periférico X.

Figura 2: Símbolo e operação de uma porta NOT tristate.

PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica

Eletrônica DigitalCap. IV por F.C.C. De Castro

Figura 23: Circuito interno típico de uma porta NOT tristate da família CMOS.

3.3 Precauções no uso de CIs CMOS

•••• Todas os dispositivos CMOS são sujeitos a serem danificados por eletricidade estática. Em função disto é recomendado que:

⇒⇒⇒⇒ Todos os CIs CMOS devem envolvidos em espuma plástica condutora para efeito de transporte. Quando removidos da espuma protetora, os pinos do CI não devem ser tocados.

⇒⇒⇒⇒ Os CIs devem ser depositados com os pinos para baixo sobre um superfície metálica aterrada, quando removidos da espuma protetora. Não deposite CIs CMOS sobre qualquer material plástico devido às cargas elétricas estáticas que inevitavelmente são geradas por este material.

⇒⇒⇒⇒ Todas as ferramentas, equipamentos de teste e bancadas de metal devem ser aterradas. Quando o ambiente de trabalho é tal que o ar atmosférico é muito seco, somente deve-se manusear os CIs CMOS com uma pulseira presa ao pulso ou antebraço, pulseira que deve ser conectada à terra através de um resistor de aproximadamente KΩ100. O resistor evita choque maior caso a pessoa toque em uma fonte de tensão e, ao mesmo tempo, decarrega as cargas elétricas acumuladas durante o manuseio.

⇒⇒⇒⇒ Os CIs devem ser inseridos em seus soquetes somente quando a tensão de alimentação estiver desligada.

⇒⇒⇒⇒ Todas os terminais de entrada que não forem utilizados devem ser conectados à CCV ou terra. Se deixados abertos serão influenciados por cargas elétricas estáticas na vizinhança, o que provocará o funcionamento errático do circuito:

PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica

Eletrônica DigitalCap. IV por F.C.C. De Castro

(Parte 2 de 4)

Comentários