eletronica digital, Notas de estudo de Automação

Baixe eletronica digital e outras Notas de estudo em PDF para Automação, somente na Docsity! Curso Prático de Eletrônica Digital Q crsesinosre INTRODUÇÃO Os circuitos equipados com processadores, cada vez mais, estão fazendo parte do cotidiano do técnico e/ou engenheiro, tanto de campo como de desenvolvimento. Hoje, dificilmente encontramos um equipamen- to, seja ele de consumo ou de produção, que não possua pelo menos um processador (DSP, microprocessador, ou microcontrolador). É fato também que vários profissionais encon- tram muitas dificuldades na programação e desen- volvimento de projetos com esses componentes, simplesmente por terem esquecido alguns concei- tos fundamentais da eletrônica digital clássica. A intenção desse “especial” é justamente essa, ou seja, cobrir possíveis lacunas sobre essa tecnologia de modo simples e objetivo. Procuramos complementar a teoria com circuitos práticos e CursosVirtuais.net úteis, e dividimos o trabalho em doze capítulos: Sistemas de numeração Álgebra de Boole e portas lógicas Família TTL Família CMOS Funções lógicas Flip-Flops Funções lógicas integradas Multivibradores Contadores Decodificadores Registradores de deslocamento Displays Tivemos o cuidado de elaborar alguns testes, para que o leitor possa acompanhar melhor sua percepção. 108 105 104 103 102401 100 38189103 N Centena Ete <-Milhar Dezei Figura 7 - Os pesos aumentam da direita para a esquerda. Unidade na 1.4 - NUMERAÇÃO BINÁRIA Os circuitos eletrônicos não pos- suem dedos. É evidente também que não seria muito fácil projetar circuitos capazes de reconhecer 10 níveis de uma ten- são ou de outra grandeza elétrica sem o perigo de que qualquer pequeno problema fizesse-os causar qualquer confusão. Muito mais simples para os circui- tos eletrônicos é trabalhar com um sis- tema de numeração que esteja mais de acordo com o seu princípio de fun- cionamento e isso realmente é feito. Um circuito eletrônico pode ter ou não corrente, ter ou não tensão, pode receber ou não um pulso elétrico. Ora, os circuitos eletrônicos são mais apropriados para operar com si- nais que tenham duas condições pos- síveis, ou seja, que representem dois dígitos ou algarismos. Também podemos dizer que as regras que regem o funcionamento dos circuitos que operam com ape- nas duas condições possíveis são muito mais simples. Assim, o sistema adotado nos cir- cuitos eletrônicos digitais é o sistema binário ou de base 2, onde são usa- dos apenas dois dígitos, correspon- dentes a duas condições possíveis de um circuito: O e 1. Mas, como podemos representar qualquer quantidade usando apenas dois algarismos? A idéia básica é a mesma usada na representação de quantidades no sistema decimal: atribuir pesos aos 108 109 104 103 102 101 100 31 / 1 0 AN, AN Unidade. Etc +- Milhar Dezena Figura 8 - Os pesos na base 4. CursosVirtuais.net dígitos conforme sua posição no nú- mero. Assim, vamos tomar como exemplo o valor 1101 que em binário representa o número 13 decimal e ver como isso ocorre. O primeiro dígito da direita nos in- dica que temos uma vez o peso des- te dígito ou 1. O zero do segundo dígito da direi- ta para a esquerda indica que não te- mos nada com o peso 2. Agora o terceiro dígito da direita para a esquerda e que tem peso 4 é 1, o que indica que temos “uma vez quatro”. Finalmente, o primeiro dígito da esquerda que é 1 e está na posição de peso 8, nos diz que temos “uma vez oito”. Somando uma vez oito, com uma vez quatro e uma vez um, temos o total, justamente a quantidade que conhecemos em decimal como treze. Veja então, conforme indica a fi- gura9, que na numeração binária, os dígitos vão tendo pesos da direita para a esquerda que são potências de 2, ou seja, dois elevado ao expo- ente zero que é um, dois elevado ao expoente 1 que é 2, dois ao quadra- do que é 4 e assim por diante. Basta lembrar que a cada vez que nos deslocamos para a esquerda, o peso do dígito dobra, figura 10 Como não existe um limite para os valores dos pesos, isso significa que é posível representar qualquer quan- tidade em binário, por maior que seja, simplesmente usando o número apro- priado de dígitos. Para 4 dígitos podemos represen- tar números até 15; para 8 dígitos po- demos ir até 255; para 16 dígitos até 65 535 e assim por diante. O leitor deve lembrar-se desses valores limites para 4, 8 e 16 dígitos de um número binário, pois eles têm uma grande im- 843216 8 4 2 1 Peso 26 25 24 23 22 21 20 FEITIO cgi 101101 04—ouhi Figura 9 - Pesos na numeração binária. Decimal Binário | Decimal Binário 0 0 9 1001 1 1 10 1010 2 10 4 1011 3 4 12 1100 4 100 13 1101 5 101 14 1110 6 nO 15 ma 7 1 16 10000 8 1000 [17 10001 Para o leitor que pretende enten- der de Eletrônica Digital aplicada aos computadores há momentos em que é preciso saber converter uma indi- cação em binário para o decimal cor- respondente. Podemos dar como exemplo o caso de certas placas que são usa- das no diagnóstico de computadores e que possuem um conjunto de LEDs que acende indicando um número correspondente a um código de erros. Os LEDs apagados indicam o alga- rismo O e os LEDs acesos, o algaris- mo 1. Vamos supor que num diagnósti- co a sequência de acendimento dos LEDs seja 1010110. E preciso saber por onde começar a leitura ou seja, se o de menor peso é o da direita ou da esquerda. Nas indicações dadas por instru- mentos ou mesmo na representação da valores binários, como por exem- plo na saída de um circuito, é preciso saber qual dos dígitos tem maior peso e qual tem menor peso. Isso é feito com uma sigla adota- da normalmente e que se refere ao dígito, no caso denominado bit. portância na Informática. A seguir da- mos a represen- tação binária dos números deci- mais até 17 para uma melhor ilus- tração de como tudo funciona: í SÍ Figura 10 - Na numeração binária os pesos dobram a cada digito deslocado para a esquerda. Os pesos aumentam NS RA 0Yd 4 Dx? 0x1 1011010 Figura 11 - | Extremos de sg LSB um número | | binário. Peso Peso es 1 Assim, conforme citado anterior- mente, para o dígito de menor peso ou bit menos significativo é adotada a sigla LSB (Less Significant Bit) e para o mais significativo é adotada a sigla MSB (Most Significant Bit), figu- ra tt. O que fazemos é somar os valo- res dados pelos dígitos multiplicados pelo peso de sua posição. No caso do valor tomado como exemplo, 1010110, temos: Dígito Peso Valor 1 x 64 0 x 0 1 x 16 0 x 0 1 x 4 1 x 2 0 x 0 Somando os valores teremos: 64+16+4+2=86 O valor decimal de 1010110 é 86. Assim, tudo que o leitor tem de fazer é lembrar que a cada dígito que saltamos para a esquerda seu peso dobra na sequência 1, 2, 4,8, 16, 32, 64, 128, etc. Na prática também pode ocorrer o problema inverso, transformação de um valor expresso em decimal (base 10) para a base 2 ou binário. Para esta transformação podemos fazer uso de algoritmo muito simples que memorizado pelo leitor pode ser de grande utilidade, dada sua praticidade. Para os que não sabem, algoritmo nada mais é do que uma sequência de operações que seguem uma de- terminada regra e permitem realizar uma operação mais complexa. Quan- do você soma os números um sobre o outro (da mesma coluna) e passa para cima os dígitos que excedem o 10, fazendo o conhecido “vai um”, você nada mais está fazendo do que usar um algoritmo. CursosVirtuais.net Os computadores usam muitos ti- pos de algoritmos quando fazem suas operações, se bem que a maioria não precise ser conhecida dos leitores. Assim, para a conversão de um decimal para binário, como por exem- plo o 116, o que fazemos é uma série de divisões sucessivas, figura 12. Vamos dividindo os números por 2 até o ponto em que chegamos a um valor menor que 2 e que portanto, não pode mais ser dividido. O resultado desta última divisão, ou seja, seu quociente é então o pri- meiro dígito binário do número con- vertido. Os demais dígitos são obti- dos lendo-se os restos da direita para a esquerda da série de divisões que realizamos. Tudo muito simples e rápido. Binário resultado: 1110100 Figura 12 - Conversão de um decimal em binário por divisões sucessivas. 1.5- BINÁRIOS MENORES QUE 1 Para o leitor talvez seja difícil en- tender como usando quantidades que só podem ser inteiras, como dado pela definição de digital no início desta lição, seja possível representar quan- tidades menores que um, ou seja, números “quebrados” ou fracionários. É claro que isso é possível na prá- tica, pois se assim não fosse os com- putadores e as calculadoras não po- deriam realizar qualquer operação com estes números e sabemos que isso não é verdade. O que se faz é usar um artifício que consiste em empregar potências negativas de um número inteiro para representar quantidades que não são inteiras. Assim é possível usar dígitos bi- nários para representar quantidades fracionárias sem problemas. Vamos dar um exemplo tomando o número 0,01101 em binário. A própria existência de um “0, já nos sugere que se trata de um núme- ro menor que 1 e portanto, fracionário. Ocorre que os dígitos deste núme- ro têm pesos que correspondem a potências de 2 negativas, que nada mais são do que frações, conforme a seguinte sequência: Dígito Peso Valor 0, x 1 = 0 0 x 12 = 0 1 x 1/4 0,25 1 x 1/8 = 0,0625 0 x 116= 0 1 x 1/322= 0,03125 Somando os valores relativos te- remos: 0,25 + 0,0625 + 0,03125 = 0,625 O número decimal representado é portanto 0,625. Veja que usando tantos dígitos quantos sejam necessários podemos representar com a precisão desejada um número decimal. 1.6 - FORMAS DIFERENTES DE UTILIZAR O SISTEMA BINÁRIO A utilização de circuitos eletrôni- cos com determinadas características ea própria necessidade de adaptar o sistema binário à representação de valores que sejam convertidos rapi- damente para o decimal e mesmo outros sistemas, levou ao apareci- mento de algumas formas diferentes de utilização dos binários. Estas formas são encontradas em diversos tipos de equipamentos digi- tais, incluindo os computadores. Sistema BCD (Decimal Codificado em Binário) BCD é a abreviação de Binary Coded Decimal e se adapta melhor aos circuitos digitais. Permite transformar cada dígito decimal de um número numa representação por quatro dígitos bi- nários (bits) independentemente do valor total do número que será re- presentado. Assim, partimos da seguinte tabela: Dígito decimal BCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 SONDA N+HO Se quisermos representar em BCD o número 23,25 não o converte- mos da forma convencional por divi- sões sucessivas mas sim, tomamos cada dígito e o convertemos no BCD equivalente, conforme segue: 2 3, 2 5 0010 0011 0010 0101 Veja então que para cada dígito decimal sempre teremos quatro dígi- tos binários ou bits e que os valores 1010, 1011, 1100, 1101 e 1111 não existem neste código. Esta representação foi muito inte- ressante quando as calculadoras se tornaram populares, pois era possí- vel usá-las para todas as operações com números comuns e os 5 códigos não utilizados dos valores que não existiam foram adotados para indicar as operações! (figura 13) O leitor também perceberá que usando representações desta forma, operavam os primeiros computado- res, apropriadamente chamados de computadores de “4 bits”. Outros Códigos Outros códigos binários, mas não tão importantes neste momento, são o Código Biquinário, em que cada di- gito tem um peso e são sempre usa- dos 7 bits para sua representação e o Código Gray que aparece em diver- sas versões. O Código Gray se caracteriza pelo fato da passagem de qualquer núme- ro para o seguinte sempre ser feita com a mudança de um único dígito. Assim, por exemplo, quando pas- samos de 0111 (7 em decimal) para 1000 (8 em decimal) os quatro dígi- CursosVirtuais.net o 2 + 8 5 8 8 x on 1 Binários 0000 a 1010 Binários 1011 am Figura 13 - Uso dos valores de 0000 a 1111. tos mudam. No Código Gray a passa- gem do 7 para 8 muda apenas um dígito, pois o 7 é 0100 e o 8 é 1100. Podemos ainda citar os Códigos de Paridade de Bit e o Código de Ex- cesso 3 (XS3) encontrados em apli- cações envolvendo circuitos digitais. 1.7 - SISTEMA HEXADECIMAL Os bits dos computadores são agrupados em conjuntos de 4, assim temos os computadores de 4, 8, 16€ 32 bits. Também observamos que com 4 bits podemos obter representações binárias de 16 números e não somen- te de 10. Vimos que os 5 excedentes poderiam ser usados para represen- tar operações nas calculadoras. Isso significa que a representação de valores no sistema hexadecimal ou de base 16 é mais compatível com a numeração binária ou operação biná- ria dos computadores. E de fato isso é feito: abrindo mui- tos programas de um computador, vemos que suas características como posições de memória ou quantidade de memória são feitas neste sistema. Isso significa que o técnico preci- sa conhecer este sistema e mais do que isso, deve saber como fazer con- versões dele para o decimal e vice- versa, além de conversões para o sis- tema binário. Na tabela abaixo damos as representações dos dígitos deste sistema com equivalentes decimais e binários: iser ie. o87 Bsjio. 9705 5, / Resto 7 5 Resto 55718 = 1367140 5 Quociente Hexadecimal 557 Figura 14 - 1367 decimal equivale a 557 na base 16. Decimal Binário Hexadecimal 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 8 1000 9 1001 10 1010 n 1011 12 1100 13 1101 14 1110 15 tm Observe que como não existem símbolos para os dígitos 10, 11, 12, 13, 14e 15, foram usadas as letras ABC,D,EeF. Como fazer as conversões: os mesmos procedimentos que vimos para o caso das conversões de deci- mal para binário e vice-versa são vá- lidos para o caso dos hexadecimais, mudando-se apenas a base. Vamos dar exemplos: Como converter 4D5 em decimal: Os pesos no caso são: 256, 16 e 1. (a cada dígito para a esquerda multiplicamos o peso do anterior por 16 para obter novo peso). Temos então: 4D5 = (4x 256)+(13x16)+(1x5) = 1237 Observe que o “D”corresponde ao 13.0 número decimal equivalente ao 4D5 hexadecimal ou “hex”, como é muitas vezes representado, é 1237. 4D5 (hex) = 1237 (dec) A conversão inversa, ou seja, de decimal para hexadecimal é feita por divisões sucessivas. Tomemos o caso de 1256, apresentado na figura 14. Veja que basta ler o quociente fi- nal e depois os restos das divisões sucessivas, sempre lembrando que os que excederem 10 devem ser “troca- dos” pelas letras equivalentes. TMOOWPLONDARWNHO EXERCÍCIOS a) Converter 645 em BCD b) Converter 45 em binário puro c) Converter 11001 (binário) em decimal d) Converter 1101 0011 1011 (BCD) em decimal e) Converter hexadecimal. f) Converter FFF (hex) em decimal. 9) Converter F4D (hex) em decimal. 1745 (decimal) em A s AM Entíada Saida (ay Figura 6 - Em (a) o simbolo mais comum e em (b) o simbolo IEEE usado em muitas publicações técnicas mais modernas dos Estados Unidos e Europa. 16) um grande número de pequenos blo- cos denominados portas ou funções em que temos entradas e saídas. O queirá aparecer na saída é de- terminado pela função e pelo que acontece nas entradas. Em outras palavras, a resposta que cada circui- to lógico dá para uma determinada entrada ou entradas depende do que ele é ou de que “regra booleana” ele segue. Isso significa que para entender como o computador realiza as mais complexas operações teremos de co- meçar entendendo como ele faz as operações mais simples com as de- nominadas portas e quais são elas. Por este motivo, depois de definir estas operações lógicas, associando- as à álgebra de Boole, vamos estudá- las uma a uma. 2.4- Função Lógica NÃO ou In- versora Nos manuais também encontra- mos a indicação desta função com a palavra inglesa correspondente, que é NOT. O que esta função faz é negar uma afirmação, ou seja, como em álgebra booleana só existem duas respostas possíveis para uma pergunta, esta função “inverte” a resposta, ou seja, a resposta é o “inverso” da pergunta. O circuito que realiza esta operação é denominado inversor. Levando em conta que este circui- to diz sim, quando a entrada é não, ou que apresenta nível 0, quando a entrada é 1 e vice-versa, podemos associar a ele uma espécie de tabela que será de grande utilidade sempre que estudarmos qualquer tipo de cir- cuito lógico. Esta tabela mostra o que ocorre com a saída da função quando colo- camos na entrada todas as combina- ções possíveis de níveis lógicos. Dizemos que se trata de uma “ta- bela verdade” (nos manuais em Inglês CursosVirtuais.net esta tabela aparece com o nome de Truth Table). A seguir apresentamos a tabela verdade para a porta NOT ou inversora: Entrada Saída 0 1 1 0 Os símbolos adotados para repre- sentar esta função são mostrados na figura 6. O adotado normalmente em nos- sas publicações é o mostrado em (a), mas existem muitos manuais técnicos e mesmo diagramas em que são adotados outros e os leitores devem conhecê-los. Esta função pode ser simulada por um circuito simples e de fácil entendi- mento apresentado na figura 7. Neste circuito temos uma lâmpa- da que, acesa, indica o nível 1 na sa- ída e apagada, indica o nível 0. Quan- do a chave está aberta indicando que a entrada é nível 0, a lâmpada está acesa, indicando que a saída é nivel 1. Por outro lado, quando a chave é fechada, o que representa uma en- trada 1, a lâmpada apaga, indicando que a saída é zero. Esta maneira de simular funções lógicas com lâmpadas indicando a saída e chaves indicando a entrada, é bastante interessante pela facilida- de com que o leitor pode entender seu funcionamento. Basta então lembrar que: 30921 W LI cs = & s | (3Vx 6v, 100 mA) Figura 7 - Circuito simples para simular a função NÃO (NOT) ou inversor. Entrada: chave aberta = O chave fechada = 1 Saída: lâmpada apagada = O lâmpada acesa = 1 2.5 - Função Lógica E A função lógica E também conhe- cida pelo seu nome em inglês AND pode ser definida como aquela em que a saída será 1 se, e somente se, todas as variáveis de entrada fo- rem 1. Veja que neste caso, as funções lógicas E podem ter duas, três, qua- tro ou quantas entradas quisermos e é representada pelos símbolos mos- trados na figura 8. As funções lógicas também são chamadas de “portas” ou “gates” (do inglês) já que correspondem a circui- tos que podem controlar ou deixar passar os sinais sob determinadas condições. Tomando como exemplo uma por- ta ou função E de duas entradas, es- crevemos a seguinte tabela verdade: Entrada: Saída A|B 0,0 0 0/1 0 1/0 0 1 1 1 Na figura 9 apresentamos o modo de simular o circuito de uma porta E a Figura 8 - Símbolos adotados para representar uma porta E ou AND. Dn» & — (BJ 4, B, O = entradas = Saida s (Saída) Figura 9 - Circuito simples para simular um aporta E ou AND. usando chaves e uma lâmpada co- mum. E preciso que S, e S, estejam fechadas, para que a saída (lâmpa- da) seja ativada. Para uma porta E de três entra- das tabela verdade será a seguinte: Entradas Saída A B c s 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 Para que a saída seja 1, é preciso que todas as entradas sejam 1. Observamos que para uma porta E de 2 entradas temos 4 combinações possíveis para os sinais aplicados. Para uma porta E de 3 entradas te- mos 8 combinações possíveis para o sinal de entrada. Para uma porta de 4 entradas, te- remos 16 e assim por diante. 2.6 - Função lógica OU A função OU ou ainda OR (do in- glês) é definida como aquela em que a saída estará em nível alto se uma ou mais entradas estiver em nível alto. Esta função é representada pelos símbolos mostrados na figura 10. O símbolo adotado normalmente em nossas publicações é o mostrado em (a). Para uma porta OU de duas en- tradas podemos elaborar a seguinte tabela verdade: Entradas | Saída A B s o 0 0 0 1 1 1 0 1 141 1 CursosVirtuais.net Figura 10 - Símbolos para as portas OU ou OR. v | | + (b) A, B, C...= entradas = Saída Vemos que a saída estará no ní- vel 1 se uma das entradas estiverem no nível 1. Um circuito simples com chaves e lâmpada para simular esta função é dado na figura 11. Quando uma chave estiver fecha- da (entrada 1) a lâmpada receberá corrente (saída 1), conforme desejar- mos. Para mais de duas variáveis po- demos ter portas com mais de duas entradas. Para o caso de uma porta OU de três entradas teremos a se- guinte tabela verdade: Entradas Saída B ““4+0000> “0o+0+0-+0|0 “44444 +0ly “1004400 2.7 - Função NÃO-E As funções E, OU e NÃO (inver- sor) são a base de toda a álgebra booleana e todas as demais podem ser consideradas como derivadas delas. Vejamos: Uma primeira função importante derivada das anteriores é a obtida pela associação da função E com a função NÃO, ou seja, a negação da função E que é denominada NÃO-E ou em inglês, NAND. Na figura 12 temos os símbolos adotados para representar esta fun- ção. Observe a existência de um pe- queno círculo na saída da porta para indicar a negação. Podemos dizer que para a função NAND a saída estará em nível 0 se, e somente se, todas as entradas esti- verem em nível 1. A tabela verdade para uma porta NÃO-E ou NAND de duas entradas é a seguinte: Entradas Saída A B s 0 0 1 0 1 1 1 0 1 1 1 0 Na figura 13 temos um circuito simples com chaves, que simula esta função. Pa . 1] + mi Te do — B evi Entradas 6V 100 mA s (Saída) Figura 11 - Circuito para simular uma porta OU ou OR de duas entradas. A s B— entradas = Saída Figura 12 - Símbolos para as portas NÃO-E ou NAND. & Y om x [bj A, B, C..= entradas Y = Saída + ab, ni — Entradas É ev 3v BL 00 mA (Saída) Figura 13 - Circuito que simula uma porta NAND ou NÃO-E de duas entradas. Veja que a lâmpada só apagará (saída 0) quando as duas chaves es- tiverem fechadas (1), curto-circuitando assim sua alimentação. O resistor é usado para limitar a corrente da fonte. Também neste caso podemos ter a função NAND com mais de duas entradas. Para o caso de 3 entradas teremos a seguinte tabela verdade: Entradas Saída AB c s 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 2.8 - Função NÃO-OU Esta é a negação da função OU, obtida da associação da função OU com a função NÃO ou inversor. O ter- mo inglês usado para indicar esta fun- ção é NOR e seus símbolos são apre- sentados na figura 14. Sua ação é definida da seguinte forma: a saída será 1 se, e somente se, todas as variáveis de entrada fo- remo. Umatabela verdade para uma fun- ção NOR de duas entradas é mostra- da a seguir: Entradas Saída A B s 0 0 1 0 1 0 1 0 0 1 1 0 Um circuito simples usando cha- ves e lâmpada para simular esta fun- ção é mostrado na figura 15. CursosVirtuais.net fal 4.8, C.. = entradas S = Saida Figura 14 - Símbolo usados para representar a função NOR ou NÃO-E [b] 4, B, C = entradas Y = Saída Observe que a lâmpada só se mantém acesa (nível 1) se as duas chaves (S, e S,) estiverem abertas (nível 0). Da mesma forma que nas funções anteriores, podemos ter portas NOR com mais de duas entradas. Para o caso de três entradas teremos a se- guinte tabela verdade: Entradas Saída A B c s 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 2.9 - Função OU-exclusivo Uma função de grande importân- cia para o funcionamento dos circui- tos lógicos digitais e especificamente para os computadores é a denomina- da OU-exclusivo ou usando o termo inglês, “exclusive-OR”. Esta função tem a propriedade de realizar a soma de valores binários ou ainda encon- trar o que se denomina “paridade” (o que será visto futuramente). Na figura 16 temos os símbolos adotados para esta função. Podemos definir sua ação da se- guinte forma: a saída será 1 se, e so- mente se, as variáveis de entrada fo- rem diferentes. Isso significa que, para uma porta Exclusive-OR de duas en- tradas teremos saída 1 se as entra- dasforem0e 1 0u1 e 0, masa saída será O se as entradas forem ambas 1 ou ambas 0, conforme a seguinte ta- bela verdade: Entradas | Saída A B s 0 0 0 0 1 1 1 0 1 1 1 0 Esta função é derivada das de- mais, pois podemos “montá-la” usan- do portas conhecidas (figura 17). Assim, se bem que esta função tenha seu próprio símbolo e possa ser considerada um “bloco” independen- te nos projetos, podemos sempre implementá-la com um circuito equivalente como o ilustrado nessa figura. 2.10 - Função NÃO-OU exclusi- vo ou coincidência Podemos considerar esta função como o “inverso” do OU-exclusivo. Sua denominação em inglês é Exclusive 30 0 El — A — 0 nb 2 4 v Entradas | 3V 100 mA o (Saída) E a Figura 15 - Circuito usado para simular uma porta NOR de duas entradas. ta) A B= entradas S= Saída Figura 16 - Símbolo para a função OU-exclusivo ou Exclusive-OR. A =1 Y E—— Lc bj A, B= entradas Y= Saída LIÇÃO 3 FAMÍLIAS DE CIRCUITOS LÓGICOS DIGITAIS Na lição anterior conhecemos os princípios simples da Álgebra de Boole que regem o funcionamento dos circuitos lógicos digitais encontra- dos nos computadores e em muitos outros equipamentos. Vimos de que modo umas poucas funções simples funcionam e sua importância na ob- tenção de funções mais complexas. Mesmo sendo um assunto um pouco abstrato, por envolver princípios ma- temáticos, o leitor pode perceber que é possível simular o funcionamento de algumas funções com circuitos eletrô- nicos relativamente simples, usando chaves e lâmpadas. Os circuitos eletrônicos modernos, entretanto, não usam chaves e lâm- padas, mas sim, dispositivos muito rápidos que podem estabelecer os níveis lógicos nas entradas das fun- ções com velocidades incríveis e isso lhes permite realizar milhões de ope- rações muito complexas a cada se- gundo. Nesta edição veremos que tipo de circuitos são usados e como são en- contrados na prática em blocos bási- cos que unidos podem levar a elabo- ração de circuitos muito complicados como os encontrados nos computa- dores. O leitor irá começar a tomar con- tato com componentes práticos das famílias usadas na montagem dos equipamentos digitais. São estes os componentes básicos que podem ser encontrados em circuitos digitais, computadores e muitos outros. CursosVirtuais.net 3.1 - O transistor como chave eletrônica Um transistor pode funcionar como um interruptor deixando passar ou não uma corrente, conforme a apli- cação de uma tensão em sua entra- da. Assim, na simulação dos circuitos que estudamos e em que usamos chaves, é possível utilizar transistores com uma série de vantagens. No caso das chaves, o operador era responsável pela entrada do si- nal, pois, atuando com suas mãos sobre a chave, deveria estabelecer o nível lógico de entrada, mantendo esta chave aberta ou fechada confor- me desejasse O ou 1. Se usarmos um transistor teremos uma vantagem importante: o transis- tor poderá operar com a tensão ou nível lógico produzido por uma outra função e não necessariamente por uma pessoa que acione uma chave. Assim, as funções lógicas implementadas com transistores têm a vantagem de poderem ser interliga- das umas nas outras, pois o sinal que aparece na saída de cada uma pode ser usado como entrada para outra, conforme a figura 1. Na figura 1 damos um exemplo interessante de como podemos obter um inversor usando um transistor. Aplicando o nível 1 na base do transistor ele conduz até o ponto de saturar, o que faz, com que a tensão no seu coletor caia a 0. Por outro lado, na ausência de tensão na sua base, que corresponde ao nível O de entra- da, o transistor se mantém cortado e a tensão no seu coletor se mantém alta, o que corresponde ao nível 1. Conforme observamos na figura 2, outras funções podem ser conse- guidas com transistores. Isso significa que a elaboração de um circuito lógico digital capaz de rea- lizar operações complexas usando transistores é algo que pode ser con- seguido com relativa facilidade. 3.2 - Melhorando o desempenho No entanto, usar transistores em circuitos que correspondam a cada função de uma maneira não padroni- zada pode trazer algumas dificulda- des. Figura 1 - Um inversor (função NÃO ou NOT) usando um transistor. q+5u Dessa forma, se bem que nos pri- meiros tempos da Eletrônica Digital cada função era montada com seus transistores, diodos e resistores na sua plaquinha para depois serem to- das interligadas, este procedimento se revelou inconveniente por diversos motivos. O primeiro deles é a complexida- de que o circuito adquiria se realizas- se muitas funções. O segundo, é a necessidade de padronizar o modo de funcionamen- to de cada circuito ou função. Seria muito importante estabelecer que to- dos os circuitos operassem com a mesma tensão de alimentação e for- necessem sinais que os demais pu- dessem reconhecer e reconhecessem os sinais gerados pelos outros. O desenvolvimento da tecnologia dos circuitos integrados, possibilitan- do a colocação num único invólucro de diversos componentes já interliga- dos, veio permitir um desenvolvimen- to muito rápido da Eletrônica Digital. Foi criada então uma série de cir- cuitos integrados que continham numa única pastilha as funções lógi- cas digitais mais usadas e de tal ma- neira projetadas que todas eram com- patíveis entre si, ou seja, operavam com as mesmas tensões e reconhe- ciam os mesmos sinais. Figura 2 - Outras funções q+5u implementadas com Pa transistores. As AJ Porta MANDO com dois transistores 0+5% Bj Porta NOR com um transistor Estas séries de circuitos integra- dos formaram então as Famílias Ló- gicas, a partir das quais os projetis- tas tiveram facilidade em encontrar todos os blocos para montar seus equipamentos digitais. Assim, conforme a figura 3, pre- cisando montar um circuito que usas- se uma porta AND duas NOR e inver- sores, o projetista teria disponíveis componentes compatíveis entre si contendo estas funções e de tal for- ma que poderiam ser interligadas das maneiras desejadas. O sucesso do advento dessas fa- mílias foi enorme, pois além do me- nor tamanho dos circuitos e menor consumo de energia, havia ainda a rar as =" dp— + trrersoees me Av (Braz) (Ez [ + EV Figura 3 - Blocos ma compatíveis contendo = = funções lógicas (circuitos integrados). En ga Mor CursosVirtuais.net vantagem do menor custo e obtenção de maior velocidade de operação e confiabilidade. Diversas famílias foram criadas desde o advento dos circuitos integra- dos, recebendo uma denominação conforme a tecnologia empregada. As principais famílias lógicas de- senvolvidas foram: - RTL ou Resistor Transistor Logic - RCTL ou Resistor Capacitor Transistor Logic - DTL ou Diode Transistor Logic “TTL ou Transistor Transistor Logic - CMOS ou Complementary Metal Oxid Semiconductor - ECL ou Emitter Coupled Logic Atualmente a Família TTL e a CMOS são as mais usadas, sendo empregadas em uma grande quanti- dade de equipamentos digitais e tam- bém nos computadores e periféricos. 3.3 - A família TTL A família TTL foi originalmente desenvolvida pela Texas Instruments, mas hoje, muitos fabricantes de semicondutores produzem seus com- ponentes. Esta família é principalmente reconhecida pelo fato de ter duas séries que começam pelos números 54 para os componentes de uso mili- tare 74 para os componentes de uso comercial. Assim, podemos rapidamente as- sociar qualquer componente que co- mece pelo número “74” à família TTL. Na figura 4 mostramos uma por- ta típica TTL. Trata-se de uma porta NAND de duas entradas que logo 16 chama a atenção pelo fato de usar um transistor de dois emissores. A característica mais importante desta família está no fato de que ela é alimentada por uma tensão de 5 V. Assim, para os componentes des- ta família, o nível lógico O é sempre a ausência de tensão ou 0 V, enquanto que o nível lógico 1 é sempre uma tensão de +5 V. Para os níveis lógicos serem re- conhecidos devem estar dentro de faixas bem definidas. Conforme verificamos nafigura 5, uma porta TTL reconhecerá como ní- vel O as tensões que estiverem entre 0e 0,8V e como 1 os que estiverem numa outra faixa entre 2,4 e 5 V. Entre essas duas faixas existe uma região indefinida que deve ser evitada. Há centenas de circuitos integra- dos TTL disponíveis no mercado para a realização de projetos. A maioria deles está em invólucros DIL de 14 e 16 pinos, conforme exemplos da fi- gura 6. As funções mais simples das por- tas disponíveis numa certa quantida- de em cada integrado usam circuitos integrados de poucos pinos. No entanto, à medida que novas tecnologias foram sendo desenvolvi- das permitindo a integração de uma grande quantidade de componentes, surgiu a possibilidade de colocar num integrado não apenas umas poucas portas e funções adicionais que se- rão estudadas futuramente como flip- flops, decodificadores e outros mas, também interligá-los de diversas for- mas e utilizá-los em aplicações espe- cíficas. Diversas etapas no aumento da integração foram obtidas e receberam nomes que hoje são comuns quando av 7/0 Regiao indeterminada 08. ) e, Figura 5 - Faixas de tensão reconhecidas como 0 e 1 (nível alto e baixo). Figura 4 - Uma Q+5V porta NAND TTL. — 1 Az [] R4 A. 15k0 190 9 Ai email | os io .—... os A . x az vo é Og Rg 10h02: falamos de equipamentos digitais e computadores em geral. Temos as seguintes classificações para os graus de integração dos circuitos digitais: SSI- Small Scale Integration ou Integração em Pequena Escala que corresponde a série normal dos pri- meiros TTL que contém de 1 a 12 portas lógicas num mesmo compo- nente ou circuito integrado. MSI - Medium Scale Integration ou Integração de Média Escala em que temos num único circuito integra- do de 13 a 99 portas ou funções lógi- cas. LSI- Large Scale Integration ou Integração em Grande Escala que corresponde a circuitos integrados contendo de 100 a 999 portas ou fun- ções lógicas. VLSI - Very Large Scale Integration ou Integração em Esca- la Muito Grande que corresponde aos circuitos integrados com mais de 1000 portas ou funções lógicas. 14 8 annaaan DIL ouDIP de 14 pinos o , DIL ou DIP “ de 16 pinos 1 8 Figura 6 - As funções mais simples TTL são encontradas nestes invólucros. 3.4 - Outras Características da Família TTL Para usar corretamente os circui- tos integrados TTL e mesmo saber como testá-los, quando apresentam algum problema de funcionamento, é importante conhecer algumas de suas características adicionais. Analisemos as principais caracte- rísticas lembrando os níveis lógicos de entrada e saída admitidos: - Correntes de entrada: Quando uma entrada de uma fun- ção lógica TTL está no nível 0, fluiuma corrente da base para o emissor do transistor multiemissor da ordem de 1,6 ma, figura 7. Esta corrente deve ser levada em conta em qualquer projeto, pois, ela deve ser suprida pelo circuito que ex- citará a porta. Quando a entrada de uma porta lógica TTL está no nível alto, figura 8, flui uma corrente no sentido oposto da ordem de 40 pA. [Ps Figura 7 - Corrente de entrada Em no nível baixo (0). CursosVirtuais.net () Qualquer D função 7axX A (o) TILSXX, a Figura 16 - Uma saída standard O pode excitar 10 entradas LS. Assim, temos: Família/Subfamília: TTL Standart Tempo de programação (ns): 10 Família/Subfamília: Low Power Tempo de programação (ns): 33 Família/Subtamília: Low Power Schottlky Tempo de programação (ns): 10 Família/Subfam High Speed Tempo de programação (ns): 6 Família/Subfam Schottkly Tempo de programação (ns): 3 - Dissipação Outro ponto importante no projeto de circuitos digitais é a potência consumida e portanto, dissipada na forma de calor. Quando usamos uma grande quantidade de funções, esta característica se torna importante tan- to para o dimensionamento da fonte como para o próprio projeto da placa e do aparelho que deve ter meios de dissipar o calor gerado. Podemos então comparar as dis- sipações das diversas famílias, to- mando como base uma porta ou gate: Família/SubFamília: Standard Dissipação por Gate (mW): 10 Família/SubFamília: Low Power Dissipação por Gate (mW): 1 Família/SubFamília: Low Power Schottky Dissipação por Gate (mW): 2 Família/SubFamília: High Speed Dissipação por Gate (mW): 22 CursosVirtuais.net Família/Subfamília: Schottky Dissipação por Gate (mW): 20 O leitor já deve ter percebido um problema importante: quando aumen- tamos a velocidade, o consumo tam- bém aumenta. O projetista deve por- tanto, ser cuidadoso em escolher a sub- família que una as duas caracte- rísticas na medida certa de sua pre- cisão, incluindo o preço. 3.6 - Compatibilidade entre as subfamílias Um ponto importante que deve ser levado em conta quando trabalhamos com a família Standard e as subfa- mílias TTL é a possibilidade de inter- ligarmos os diversos tipos. Isso realmente ocorre, já que to- dos os circuitos integrados da família TTL e também das subfamílias são alimentados com 5 V. Devemos observar, e com muito cuidado, que as correntes que circu- lam nas entradas e saídas dos com- ponentes das diversas subfamílias são completamente diferentes, logo, quando passamos de uma para ou- tra, tentanto interligar os seus com- ponentes, as regras de Fan-ln e Fan- Out mudam completamente. Na verdade, não podemos falar de Fan-ine Fan-outquando interligamos circuitos de famílias diferentes. O que existe é a possibilidade de elaborar uma tabela, a partir das ca- racterísticas dos componentes, em que a quantidade máxima de entra- das de determinada subfamília pos- sa ser ligada na saída de outra subfamília. Esta tabela é dada a seguir: Saída 74L |74 | 74LS| 74H |74S 74L |20 |40 | 40 50 /100 741L58/2,5 /10 | 51 2,5 |12,5 Entrada 74 |10 20/20 25 150 74H/2 [8 |4 10 10 74s|2 [8 |4 10/10 Observamos por esta tabela que uma saída 74 (Standard) pode exci- tar convenientemente 10 entradas 74LS (Low Power Schottky). Na figura 16 mostramos como isso pode ser feito. 3.7 - Open Collectore Totem-Pole Os circuitos comuns TTL estuda- dos até agora e que têm a configura- ção mostrada na figura 14 são deno- minados Totem Pole. Nestes circuitos temos uma confi- guração em que um ou outro transis- tor conduz a corrente, conforme o ní- vel estabelecido na saída seja O ou 1. Este tipo de circuito apresenta um inconveniente se ligarmos duas por- tas em paralelo, conforme a figura 17. Se uma das portas tiver sua saída indo ao nível alto (1) ao mesmo tem- po que a outra vai ao nível baixo (0),um curto-circuito é estabelecido na saída e pode causar sua queima. Isso significa que os circuitos in- tegrados TTL com esta configuração nunca podem ter suas saídas interli- gadas da forma indicada. À saida de vatra porta +— — Figura 17 - Conflitos de níveis em Miva 1 saídas interligadas. vel O É Comente É fintensa a 1 Entrada e + daporta seguinte 20 Figura 18 - Porta NAND (não-E) com saída em coletor aberto (Open Collector). Coletor Resistor pulup” q15V 22k0 Na À porta seguinte Open collector Figura 19 - O resistor 'pull up" serve para polarizar os transistores das saídas das funções "open colletor". No entanto, existe uma possibili- dade de elaborar circuitos em que as saídas de portas sejam interligadas. Isso é conseguido com a configura- ção denominada Open Collector mos- trada na figura 18. Os circuitos integrados TTL que possuem esta configuração são indi- cados como “open collector” e quan- do são usados, exigem a ligação de um resistor externo denominado “pull up”normalmente de 2000 Q ou próxi- mo disso. Como o nome em inglês diz, o transistor interno está com o “coletor aberto” (open colector) e para funci- onar precisa de um resistor de polari- zação. A vantagem desta configuração está na possibilidade de interligarmos portas diferentes num mesmo ponto, figura 19. A desvantagem está na redução da velocidade de operação do circui- to que se torna mais lento com a pre- sença do resistor, pois ele tem uma certa impedância que afeta o desem- penho do circuito. 3.8 - Tri-State Tri-state significa terceiro estado e é uma configuração que também pode ser encontrada em alguns cir- cuitos integrados TTL, principalmen- te usados em Informática. Na figura 20 temos um circuito típico de uma porta NAND tri-state que vai servir como exemplo. Podem existir aplica- ções em que duas portas tenham suas saídas ligadas num mesmo cir- cuito, figura 21. Uma porta está associada a um primeiro circuito e a outra porta a um segundo circuito. Quando um circuito envia seus sinais para a porta, o ou- tro deve ficar em espera. Ora, se o circuito que está em es- pera ficar no nível O ou no nível 1, estes níveis serão interpretados pela porta seguinte como informação e isso não deve ocorrer. O que deve ocorrer é que quando uma porta estiver enviando seus si- nais, a outra porta deve estar numa situação em que na sua saída não tenhamos nem O e nem 1, ou seja, ela deve ficar num estado de circuito lhabiitação) Figura 20 - Uma porta NAND TTL tri-state. mt “ CursosVirtuais.net desligado, circuito aberto ou terceiro estado. Isso é conseguido através de uma entrada de controle denomina- da “habilitação” em inglês “enable” abreviada por EN. Assim, quando EN está no nível 0, no circuito da figura 20, o transis- tor não conduz e nada acontece no circuito que funciona normalmente. No entanto, se EN for levada ao nível 1, o transistor satura, levando ao corte, ou seja, os dois passam a se comportar como circuitos abertos, in- dependentemente dos sinais de en- trada. Na saída Y teremos então um estado de alta impedância. Podemos então concluir que a fun- ção tri-state apresenta três estados possíveis na sua saída: Nível lógico O Nível lógico 1 Alta Impedância Asfunções tri-state são muito usa- das nos circuitos de computadores, nos denominados barramentos de dados ou “data bus”, onde diversos circuitos devem aplicar seus sinais ao mesmo ponto ou devem compartilhar a mesma linha de transferência des- ses dados. O circuito que está funcio- nando deve estar habilitado e os que não estão funcionando, para que suas saídas não influenciem nos demais, devem ser levados sempre ao tercei- ro estado. Na figura 22 temos um exemplo de aplicação em que são usados cir- cuitos tri-state. Uma unidade de processamento de um computador envia e recebe dados para/de diver- sos periféricos usando uma única li- nha (bus). Todos os circuitos ligados a estas linhas devem ter saídas do tipo tri-state. 21 Ciruio to OD Figura 21 - Quando A estiver enviando sinais para C, B deve estar "desativado". Circuito Cincuílo “D+ HO QUESTIONÁRIO 1. Quais são as duas principais famílias de circuitos lógicos digitais obtidas na forma de circuitos integra- dos? a) CMOS e TTL b) Schottky e LS c) AO e Solid State d) FET e Bipolar 2. Qual é a tensão de alimentação dos circuitos integrados da família TTL Standard? a)3a15V b)1,5V c)5V d)12V 3. Circuitos integrados que conte- nham grande quantidade de funções, mais de 1 000, usados principalmen- te nos modernos computadores são denominados: a) SSI b)MsiI c) LSI da) VLSI 4. Um circuito integrado tem uma capacidade maior de corrente na sua saída quando: a) No nível 1 b) No nível O c) As capacidades são iguais nos dois níveis d) A capacidade depende da fun- ção 5. A família TTL de alta velocida- de tem seus componentes com a sigla: a) 74L b) 74H c) 748 d) 74LS 6. Para que tipos de configuração de saída não podemos ligar duas por- tas juntas? a) Todas b) Totem pole c) Open Collector d) Nenhuma delas 7. Que estado encontramos numa saída de uma função TTL Tri-state quando a entrada de habilitação não está ativada? a) Nível O b) Nível 1 c) Nível O ou 1 d) Alta impedância Respostas da lição nº 2 Figura 22 - Na troca de dados entre diversas interfaces deve-se usar componentes com saídas tri-state. CPU DO Q crsesinasre 22 Por outro lado, quando na entra- da aplicamos o nível alto, que corresponde ao Vdd (tensão de ali- mentação), é o transistor Q, que con- duz e com isso o nível baixo ou O V é que será colocado na saída. Conforme sabemos, estas carac- terísticas correspondem justamente a função inversora. CONSUMO E VELOCIDADE Analisando o circuito inversor to- mado como base para nossas expli- cações, vemos que ele apresenta duas características importantes. A primeira é que sempre um dos transistores estará cortado, qualquer que seja o sinal de entrada (alto ou baixo) logo, praticamente não circula corrente alguma entre o Vdd e o pon- to de terra (0 V). A única corrente que irá circular será eventualmente a de um circuito externo excitado pela saí- da, figura 6. Isso significa um consumo extre- mamente baixo para este par de tran- sistores em condições normais, já que na entrada a impedância é elevadís- sima e praticamente nenhuma corren- te circula. Este consumo é da ordem de apenas 10 nW (nW = nanowatt = 0,000 000 001 watt). E fácil perceber que se integrar- mos 1 milhão de funções destas num circuito integrado, ele irá consumir apenas 1 mW! Na prática temos fato- res que tornam maior este consumo, como por exemplo, eventuais fugas, a necessidade de um ou outro com- ponente especial de excitação que exija maior corrente, etc. Mas, ao lado das boas caracteris- ticas, ele também tem seus proble- mas: um deles está no fato de que o eletrodo de controle (comporta) que Figura 6 - A única corrente do circuito passa pela carga externa. Saturado TU 1 Coriado vdd Corrente “UL Us Carga ow é uma placa de metal fixada no mate- rial semicondutor e isolada por meio de uma camada de óxido, funciona como a armadura ou placa de um capacitor, verifique a figura 7. Isso significa que, ao aplicarmos um sinal de controle a uma função deste tipo, a tensão não sobe imedia- tamente até o valor desejado, mas precisa de um certo tempo necessá- rio para carregar o “capacitor” repre- sentado pelo eletrodo de comporta. Se bem que o eletrodo tenha dimen- sões extremamente pequenas, se le- varmos em conta as impedâncias en- volvidas no processo de carga e tam- bém a própria disponibilidade de cor- rente dos circuitos excitadores, o tem- po envolvido no processo não é des- prezível e um certo atraso na propa- gação do sinal ocorre. O atraso nada mais é do que a di- ferença de tempo entre o instante em que aplicamos o sinal na entrada e o instante em que obtemos um sinal na saída. Nos circuitos integrados CMOS ti- picos como os usados nas aplicações digitais, para um inversor como o do exemplo, este atraso é da ordem de 3 nanossegundos (3 ns). Isso pode parecer pouco nas apli- cações comuns, mas se um sinal ti- ver de passar por centenas de portas hetal ,, [A Isotador Transastor MOS Figura 7 - Os transistores MOS apresentam uma capacitância de entrada. CursosVirtuais.net antes de chegar a um certo ponto em que ele seja necessário, e a soma dos atrasos não for prevista poderá haver diversos problemas de funcio- namento. Veja, entretanto, que a carga de um capacitor num circuito de tempo, como o na figura 8 até um determi- nado nível de tensão depende tam- bém da tensão de alimentação. Assim, com mais tensão, a carga é mais rápida e isso nos leva a uma característica muito importante dos circuitos CMOS digitais que deve ser levada em conta em qualquer aplica- ção: com maior tensão de alimen- tação, os circuitos integrados CMOS são mais rápidos. Assim, enquanto que nos manuais de circuitos integrados TTL encontra- mos uma velocidade máxima única de operação para cada tipo (mesmo por- que sua tensão de alimentação é fixa de 5 V), nos manuais CMOS encon- tramos as velocidades associadas às tensões de alimentação (já que os cir- cuitos integrados CMOS podem ser alimentados por uma ampla faixa de tensões). Um exemplo disso pode ser obser- vado nas características de um circui- to integrado CMOS formado por seis inversores (hex inverter) onde temos as seguintes frequências máximas de operação: Frequência máxima de operação: Com Vdd=5V-1,66 MHz (tip) Vdd = 10V - 4,00 MHz (tip) Vdd = 15V - 5,00 MHz (tip) Veja então que o circuito é muito mais rápido quando o alimentamos com umatensão de 15V do que quan- do o alimentamos com uma tensão 25 Figura 8 - Vx (tensão de disparo) é atingida antes com tensões maiores. de apenas 5 V. Este fato é muito im- portante, por exemplo, na elaboração de um oscilador com circuito integra- do CMOS que opere no seu limite de velocidade. SENSIBILIDADE AO MANUSEIO O fato de que existe uma finíssima camada de óxido isolando a compor- ta do substrato e esta camada é ex- tremamente sensível a descargas elé- tricas torna os dispositivos que usam transistores MOS muito delicados. De fato, a própria carga elétrica acumulada em ferramentas ou em nosso corpo quando caminhamos num tapete num dia seco ou ainda atritamos objetos em nossa roupa pode ser suficiente para danificar de modo irreversível dispositivos CMOS. Para que o leitor tenha uma idéia, caminhando num carpete num dia seco, seu corpo pode acumular uma carga estática que atinge potenciais de até 10 000 V. Se você tocar numa torneira, a descarga de seu corpo neste percur- so de terra pode lhe causar um forte choque. Se, da mesma forma, você tocar num terminal de um dispositivo CMOS, a carga do seu corpo que es- coa por este dispositivo pode facil- mente destruir a finíssima camada de óxido que separa a comporta do substrato e o componente estará inu- tilizado. Em outras palavras, os dispositi- vos que usam transistores CMOS são extremamente sensíveis a descargas estáticas, figura 9. Assim, a primeira preocupação no uso e manuseio destes componentes CursosVirtuais.net de óxido Faísca Figura 9 - Descargas estáticas destroem os transistores MOS. é evitar de qualquer modo que apa- reçam tensões perigosas capazes de causar danos entre os terminais dos componentes. Para os transistores MOS existe a possibilidade de dotá-los de um pe- queno anel de metal que curto-circuita seus terminais, conforme figura 10, e que somente é retirado depois que o componente é soldado na placa de circuito impresso. Existem diversas formas de fazer transporte de circuitos integrados sem o perigo de que cargas estáticas acu- muladas em objetos possam lhes cau- sar danos. Uma delas consiste no uso de uma esponja condutora onde os terminais Nami de proteção Figura 10 - Transistores MOS podem ser protegidos por um anel de metal que coloca em curtos seus terminais. dos circuitos integrados são enfiados e assim mantidos em curto, figura 11. Os circuitos integrados CMOS de- vem ser mantidos nestas esponjas até o momento de serem usados, sob pena de que algum toque acidental com o dedo carregado de estática provoque danos. Outra possibilidade consiste em transportar os circuitos integrados CMOS em embalagens de plástico anti-estático figura 12. De qualquer forma, a regra geral é: NUNCA toque com os dedos nos terminais de componentes CMOS sejam eles circuitos integrados ou transistores. Num laboratório onde são efetuados trabalhos com circuitos in- tegrados CMOS é importante obser- var precauções especiais para que em nenhum ponto ocorram acúmulos de cargas estáticas. As bancadas de trabalhos com computadores devem ter partes metálicas aterradas e os próprios técnicos devem usar recur- sos que permitam descarregar cargas do seu corpo. Em empresas de tra- balhos com circuitos CMOS é comum os técnicos usarem pulseiras metáli- cas, sendo estas pulseiras ligadas a um fio terra. Para o técnico comum é apenas necessário lembrar-se de que não deve tocar nos terminais dos compo- nentes e com isso já haverá uma boa garantia da integridade dos circuitos. Um outro ponto importante é nun- ca deixar nenhuma entrada de um cir- cuito integrado CMOS desligada. Circuito integrado condutora Figura 11 - Uma esponja condutora é usada no transporte de Cls sensíveis. Figura 12 - Embalagem anti-estática para circuitos integrados. 26 A sensibilidade destas entradas é suficientemente alta para que tensões induzidas no próprio circuito sejam captadas, levando os dois transisto- res a um estado intermediário entre o corte e a saturação ou ainda fazendo com que entrem em oscilação na frequência do sinal captado. Isso, além de elevar o consumo do circuito integrado, pode causar instabilidades que afetem o funcionamento geral do circuito. Uma regra prática consiste em le- var as entradas das funções não usa- das num integrado a níveis definidos de tensão, ou seja, ligar ao Vdd ou ainda ao ponto de O V. AS CONFIGURAÇÕES CMOS Na figura 13 temos a configura- ção usada para uma porta NOR de 2 entradas CMOS em que temos qua- tro transistores. Vdd n0———( il oq Bo [is 03 | 01 Figura 13 - Porta NOR CMOS. Observe a simplicidade dos circui- tos CMOS quando comparados a fun- ções equivalentes TTL. Com os cir- cuitos CMOS precisamos apenas de transistores para obter a função de- sejada, enquanto que na equivalente TTL precisamos de transistores e muitos resistores e em alguns casos até de diodos. Na figura 14 temos a contigura- ção usada para uma porta NAND de duas entradas CMOS onde também usamos apenas 4 transistores. Neste circuito, quando as entradas ou uma delas estiver no nível baixo (0) um ou os dois transistores de ca- nal P estarão em condução e a saída ficará no nível alto. CursosVirtuais.net Quando as duas entradas estive- rem no nível 1, entretanto, os dois transistores de canal N irão conduzir ao mesmo tempo, levando a saída para o nível baixo. Para as outras funções lógicas te- mos configurações do mesmo tipo, mudando apenas a disposição e a quantidade de transistores usados. Tomando estas duas funções como exemplo, achamos que o leitor terá uma idéia de como elas são feitas e como funcionam. ESPECIFICAÇÕES A principal família de circuitos in- tegrados CMOS é a 4000, onde to- dos os componentes são designados por números como 4001, 4011, 4017, 4096, etc. Os circuitos integrados CMOS co- muns funcionam com tensões de ali- mentação de 3 a 15 V. Lembramos que existem séries CMOS mais anti- gas com o sufixo A em que a tensão de alimentação fica na faixa de 3 a 124. De qualquer forma, em caso de dúvida sobre qualquer característica de um circuito integrado CMOS que tenha algum sufixo que possa indicar variações nas especificações nor- mais, é sempre bom consultar seu manual. Da mesma forma que no caso dos circuitos integrados TTL, é preciso saber interpretar algumas das princi- pais especificações que são: a) Tensão de saída - no nível ló- gico baixo (0) a tensão de saída se aproxima de O V sendo no máximo de 0,01 V para os tipos comuns com ali- mentação na faixa de 5 a 10 V. No nível lógico alto, a tensão de saída é praticamente a tensão de alimentação Vdd ou no máximo 0,01 V menor. b) Corrente de saída - diferente- mente dos circuitos integrados TTL em que temos uma capacidade mai- or de drenar corrente na saída do que de fornecer, para os circuitos integra- dos CMOS a capacidade de drenar e de fornecer corrente de saída é prati- camente a mesma. Assim, para uma alimentação de 5Vas saídas podem fornecer (quan- do no nível alto) ou drenar (quando o de AB AB og s Ao | ira ad l Figura 14 - Porta NAND CMOS. !oH DD Figura 15 - Correntes de saída de uma função CMOS. no nível baixo) uma corrente de até 1 mA e essa corrente sobe para 2,5 mA quando a alimentação é de 10 V. Estas correntes, conforme a figu- ra 4.15 são designadas por IOL e IOH nas folhas de especificações dos cir- cuitos integrados CMOS. c) Corrente de fuga na entrada - se bem que a comporta esteja isola- da do circuito dreno-fonte, com uma resistência que teoricamente seria infinita, na prática pode ocorrer uma pequena fuga. Esta, da ordem de 10 pA (1 picoampêre = 0,000 000 000 001 ampeêre) para uma alimentação de 10 V deve ser considerada quando pre- cisamos calcular a corrente de entra- da de um circuito CMOS numa apli- cação mais crítica. d) Potência - os circuitos integra- dos CMOS consomem muito menos energia que os circuitos integrados TTL. Para os tipos comuns a corrente de alimentação Idd é normalmente da ordem de 1 nA tipicamente com um 27 LIÇÃO 5 COMBINANDO FUNÇÕES LÓGICAS Nas duas lições anteriores estu- damos as famílias lógicas CMOS e TTL, analisando suas características elétricas principais e a maneira como os componentes são fabricados atra- vés de alguns circuitos típicos. Nesta lição continuaremos a es- tudar as funções lógicas, agora de uma forma mais completa. Analisare- mos o que ocorre quando juntamos diversas funções lógicas, prevendo o que acontece com suas saídas. Os circuitos complexos, como os usados nos computadores, por exemplo, se aproveitam das operações complica- das que muitas portas lógicas podem realizar em conjunto. Assim, é de fun- damental importância para nosso es- tudo saber analisar estas funções. 5.1 - As tabelas verdade Os diversos sinais de entrada apli- cados a uma função lógica, com to- das as suas combinações possíveis, e a saída correspondente podem ser colocados numa tabela. Nas colunas de entradas coloca- mos todas as combinações possíveis de níveis lógicos que as entradas po- dem assumir. Na coluna correspon- dente à saída colocamos os valores que esta saída assume em função dos níveis lógicos correspondentes na entrada. A s B A, B= Entradas B=Saída Figura 1 - Funções ou porta AND (E) de duas entradas. CursosVirtuais.net Vimos, desta forma, que a tabela verdade para uma função AND de duas entradas, como a representada na figura 1, pode ser dada por: A B s o 0 0 0 1 0 1.0 0 1 1 1 Veja que nas colunas de entrada (A e B) para termos todas as combi- nações possíveis, fazemos o equiva- lente à numeração binária de 0 a 3, já que: “+00 “0-0 wn+o Para umatabela verdade feita para uma porta AND de 3 entradas tere- mos: “+““0000>% “+00-+00m “0+0+0+00 “0000000qÔ Neste caso, as combinações de níveis lógicos na entrada correspon- dem à numeração binária de O a 7 já que: 0 0 0 = 0 0 0 1 = 1 0 1 0 = 2 0 1 1 0 1 0 1 1 1 1 “0+0- n “Sons w O conhecimento da contagem bi- nária facilita bastante a elaboração de tabelas verdades, quando todas as combinações possíveis de níveis ló- gicos em 2, 3 ou 4 entradas devam ser estudadas. Assim, uma vez que o leitor conhe- ça o comportamento das principais funções, sabendo o que ocorre na saída de cada uma quando temos determinadas entradas e sabendo elaborar tabelas verdades, fica fácil combinar funções e saber o que acon- tece em suas saídas. 5.2 - Lógica Combinacional Vamos partir de um exemplo sim- ples de lógica combinacional usando tabelas verdades para saber o que ocorre na sua saída, com o circuito da figura 2. Este circuito faz uso de uma porta AND, um inversor e uma porta OR. O resultado desta configuração é uma função combinacional com três entra- das e uma saída. AND Se s2 Bo | e? s A st INV Figura 2 - Circuito combinacional simples com três entradas. 30 Para elaborar a tabela verdade para este circuito e assim determinar- mos todas as saídas possíveis em função das entradas, devemos levar em conta que ele é formado por duas etapas. Na primeira etapa temos a porta AND e o inversor, enquanto que na segunda etapa temos a porta OR. Isso significa que as saídas dos circuitos da primeira etapa, que chamaremos de S,eS, são a entrada da segunda etapa. Temos então de levar em conta estas saídas na elaboração da tabe- la verdade que terá no seu topo as seguintes variáveis: ABCS,S,S ABecC são as entradas dos cir- cuitos.S, e S, são pontos intermediá- rios do circuito que precisam ser ana- lisados para a obtenção de S, que é a saída final do circuito. Começamos por colocar em A, B e C todas as suas condições possi- veis, ou todas as combinações de ní- veis lógicos que podem ser aplicadas ao circuito: ABCSSS 000 001 010 0 1 1 100 1 0 1 11.0 1/1 1 O passo seguinte é colocar os va- lores possíveis de S,, que corres- ponde à saída do inversor. A DX B A s B Figura 3 - Duas formas de se obter a mesma função. CursosVirtuais.net Sabemos que a tabela verdade para o inversor é: A Ss 0 1 1.0 Ora, como em nosso caso A é a entrada do inversor e S, é sua saída, podemos partir para a determinação de toda a coluna S, simplesmente in- vertendo os valores de A, da seguin- te forma: os q ““110000> ““0o0-+00y “01040490 coooss.+4m Para encontrar os valores da co- luna S, devemos observar que ela corresponde à tabela verdade da fun- ção AND onde as entradas são Be C easaída é S,. B Cs, 0 00 0 10 1 0.0 1 1 1 Temos então: ABCSSS 00010 00110 01010 01 1 141 10000 10100 11000 1/1 1 01 Finalmente, levando em conta que S,eS, são entradas de uma por- ta OR de duas entradas cuja saída é S, podemos elaborar a coluna final de saídas (S) “+00 Ô “o-0ym “““0Ô Resultando na seguinte tabela: ABCS,S,S 1 “1110000 “1004400 “0104040 oo0o0444= “0o00+000 “00044+ Trata-se de uma função bastante interessante que pode ser definida como “a que fornece uma saída alta somente quando a entrada A estiver no nível baixo, não importando as demais entradas ou ainda quando as três entradas estiverem no nível alto”. 5.3 - Como Projetar Um Circuito Combinacional O problema de saber o que acon- tece com a saída de um circuito for- mado por muitas funções lógicas quando suas entradas recebem diver- sas combinações de sinais não é o mais importante para o projetista de equipamentos digitais. Na verdade, muito mais importante que este pro- cedimento é justamente fazer o con- trário, ou seja, projetar um circuito que, em função de determinados si- nais de entrada, forneça exatamente na saída o que se deseja. O projeto de um circuito que te- nha uma determinada função envol- ve um procedimento de síntese em algumas etapas. Na primeira etapa deve ser defini- do o problema, estabelecendo-se exa- tamente qual a função a ser executa- da, ou seja, quais as entradas e quais as saídas. Numa segunda etapa, coloca-se o problema numa tabela verdade ou ainda na forma de equações lógicas. O procedimento que abordaremos neste curso será basicamente o da obtenção das funções a partir das ta- belas verdade e das equações lógi- cas. Finalmente, numa terceira etapa, obtemos o circuito que exercerá as funções desejadas. Naterceira etapa, um ponto impor- tante consiste na minimização do cir- cuito, já que na maioria dos casos SABER ELETRÔNICA ESPECIAL Nº 8 - 2 pode-se implementar a mesma fun- ção de muitas formas diferentes como atesta o circuito simples apresentado na figura 3. Veja que podemos ter o mesmo circuito com quantidades de portas diferentes, na prática devemos sem- pre levar este fato em conta. Não é apenas o número de portas que de- terminará a configuração final, mas sim, seu custo e a eventual utilização em outras partes do circuito. Por exemplo, se o circuito já esti- ver usando dois inversores dos seis disponíveis num circuito integrado e a nossa função tiver uma solução um pouco maior, mas que use estes in- versores, será interessante adotá-la para aproveitar os inversores ociosos. A seguir daremos um exemplo de como obter os circuitos a partir de uma tabela verdade. a) Passo 1 - Determinação das equações lógicas Lembramos que para as funções estudadas temos as seguintes repre- sentações: Função E (AND) Y=A.B Função Não E (NAND) Y=AB Função OU (OR) Y=A+B Função Não OU (NOR) Y=A+B Função Não (NOT) ou inversor v=A Função ou exclusivo (Exclusive OR) Y=A(4)B A B+ | c+ Figura 4 - A função A.B.C implementada. CursosVirtuais.net Vamos tomar como exemplo a ta- bela verdade abaixo para determinar a função lógica correspondente: ABC Y linha 00 0 01 10 0 12 010 13 11 0 04 001 15 10 1 0 6 011 07 111 18 Indicamos a linha na última colu- na de modo a facilitar as explicações seguintes. Observamos que temos saídas no nível O para as linhas 0, 3, 5 e 6, en- quanto para as linhas 1,2, 4e 7 te- mos saídas 1. Isso quer dizer que teremos a fun- ção OU para as linhas cuja saída é 1 que podem ser encaradas como ope- rações OR com tabelas que teriam 1 na saída apenas nas linhas 1,2, 4e 7, conforme mostrado a seguir: Substituindo pelos valores encon- trados teremos: S=ABC+ABC+ABC+ABC Esta é então a função lógica que representa a tabela verdade que pro- pusemos como parte inicial do pro- blema e para a qual devemos encon- trar um circuito equivalente. Passo 2 - Implementação dos Circuitos Combinacionais Conforme estudamos em lições anteriores, é possível usar as portas NAND e NOR como blocos lógicos universais a partir dos quais podemos elaborar qualquer outra função ou mesmo funções mais complexas. Para exemplificar vamos analisar uma função um pouco mais simples do que a obtida no passo anterior. Tomemos a expressão: S-=A.B.C+A.B.C Podemos tentar implementá-la usando portas NAND e eventualmen- ABCY ABCS1 ABCS2Z 0000 0000 0000 0011 0001 0010 0101 0100 0101 0110 = 0110 + 0110 1001 1000 1000 1010 1010 1010 1100 1100 1100 11141 1110 1110 ABCS3 ABCS4 0000 0000 0010 0010 0100 0100 + 0110 + 0110 1001 1000 1010 1010 1100 1100 1110 11141 Isso nos permite escrever as equa- ções lógicas para cada uma das qua- tro tabelas da seguinte forma: Ss, =A.B.C que corresponde a A=0, B=0 e C=1 S,= A.B.C que corresponde a A=0, B=1 e A=0 S,=A. B.C que corresponde a A=1, B=0 e C=0 S,-A.B.C que corresponde a A=1,B=1 e C=1 Como a saída S é a combinação das quatro funções temos: S-S +8,+8,+5, te inversores, já que a barra sobre cada letra indica sua negativa, con- forme estudamos. A operação (.) pode ser realizada utilizando-se uma porta NAND que li- gada a um inversor nos fornece uma porta AND. Assim, conforme a figura 4, po- demos implementar A.B.C usando uma porta NAND de 3 entradas e um inversor. Veja na figura 5 como a opera- ção A.B.C pode ser implementada. A soma (+) pode ser implementa- da com uma porta OR ligada a dois inversores, figura 6. DD Figura 5 - Implementação da função A.B.C > mr o 32 devemos procurar na tabela são os “1”. Se fôssemos expressar esta fun- ção como o produto de uma soma, os valores considerados seriam os “0” e o procedimento final seria o mes- mo. Construímos então o Diagrama de Karnaugh para esta tabela conforme afigura 17. A partir deste diagrama nosso pró- ximo passo consiste em tentar fazer simplificações que possam levar a cir- cuitos mais simples na implemen- tação. A idéia é agrupar os termos adija- centes iguais, havendo para isso di- versas possibilidades que são apre- sentadas na figura 18. A primeira possibilidade mostrada em (a) nos leva a uma soma de três produtos, cada qual obtido pela intersecção da linha com a coluna em que está o “1” correspondente. Assim, o primeiro está na coluna que intercepta A-O com B-0. Ora, o valor zero na indexação indica inver- são, portanto, isso significa que o pri- meiro fator de nosso produto será: AB O segundo “1”a ser considerado está na coluna A=1 e B=0, portanto, temos A invertido e B sem inversão, o que nos leva ao segundo fator de nos- so produto: AB Finalmente, o terceiro “1” a ser considerado está na linha A=1 e B=1 o que significa um fator com A mul Ã| AB | ã| ABCD . tal A aBED | A | ANE aBED | aBeD amem | E 5 a D D ane no o 10 n" vO| Dooo 0001 1210 0011 | | 1 - | 01/ u100 0101 0110 oii | , - —— [bh 10 1000 1401 1010 1011 mo tio 1101 ria ma Figura 15 - Diagramas de Karnaugh (a) e Veitch. plicado por B sem inversões ou: AB Como devemos expressar a fun- ção na forma de uma soma de produ- tos fazemos: S-AB+AB+AB Para o segundo caso (b) temos uma simplificação maior, já que agru- pamos os dois “1” da primeira linha de modo que podemos adotar para ele: A Para o outro valor “1” que está na Dad RAR AR AA Ta RA RA A ao Figura 16 - Adjacências no mapa de Karnaugh para 4 variáveis. casa que corresponde à intersecção de A-1 com B-1 vale a soma (sem in- versão): A+B A expressão final na forma de um produto de somas será então: S=A+BA Da mesma forma chegamos à sim- plificação (b) que permite a expres- são mais simples, pois conseguimos juntar três casas adjacentes. Raciocinando da mesma forma chegamos à expressão: S-A+B O procedimento que vimos como exemplo envolveu uma função sim- ples com apenas duas variáveis de entrada. No entanto, o mesmo procedimen- B A 0 1 0 1 1 1 0 1 Figura 17 - A tabela verdade é plotada no Mapa de Karnaugh. CursosVirtuais.net 35 to é válido para qualquer número de variáveis. Os leitores interessados em aprofundar-se neste estudo devem procurar treinar os procedimentos in- dicados, trabalhando com funções cada vez mais complexas. CONCLUSÃO O espaço disponível para nosso curso não permite um aprofun- damento maior neste assunto e um certo treino se faz necessário para o domínio das técnicas envolvidas. As- sim, para os leitores interessados no tema, sugerimos a procura de litera- tura complementar. Mostramos os procedimentos lógicos que permitem trabalhar com as funções de modo a chegar aos circuitos. Assim, uma tabela verdade que tenha qualquer combinação de entra- das que nos leve a qualquer combi- nação de saída pode ser elaborada na prática com funções básicas (NOR e NAND) eisso não exige que se “que- bre a cabeça”. Conhecendo os procedimentos para resumir tudo em produto de so- mas e soma de produtos e também o uso dos mapas de Karnaugh para simplificação, obteremos configura- ções simples que facilitam qualquer projeto. QUESTIONÁRIO 1. Os valores combinados de to- das as entradas e a saída correspon- dente podem ser colocados numa tabela denominada: a) Mapa de Karnaugh b) Diagrama de Veitch c) Tabela verdade d) Produto de somas 2. A tabela verdade abaixo, corresponde à qual função: ABS AND (E) NAND (Não-E) OR (OU) ) NOR (Não-OU) 3. Qualquer circuito lógico pode ser implementado utilizando-se que funções básicas? a) NAND e inversores b) NAND e NOR c) ORe Inversores d) AND e Inversores 4. Para implementar um circuito que corresponda a uma função dada por uma soma de produtos usamos quais funções lógicas? a) Portas NAND b) Inversores c) Portas OR d) Não é possível fazer isso 5. Se numa implementação lógica precisarmos usar inversores em sé- rie, o que podemos fazer com eles? a) Ligá-los à portas AND b) Colocá-los em paralelo c) Inverter suas saídas d) Eliminá-los = S=AB+B Figura 18 - Agrupamento possíveis para termos adjacentes iguais. o | | S=A+B CursosVirtuais.net Respostas: 1-C, 2-B, 3-B, 4-A, 5-D 36 LIÇÃO 6 OS ELEMENTOS BIESTÁVEIS Na lição anterior analisamos os modos segundo os quais podemos saber o que acontece quando combi- namos funções lógicas. Vimos os pro- cedimentos utilizados para implementar um circuito a partir de uma tabela verdade ou ainda da ex- pressão da função lógica. No entan- to, as funções lógicas não consistem nos únicos blocos básicos usados nos projetos de circuitos digitais. Além dessas funções, existem outras e um grupo delas que executa funções de relevante importância nos equipa- mentos são as formadas pelos ele- mentos biestáveis. Nesta lição vere- mos como funcionam estes elemen- tos, os seus tipos e onde podem ser usados. 6.1 - OS FLIP-FLOPS Os flip-flops são elementos de cir- cuito que podem apresentar em seu funcionamento apenas dois estados estáveis. Não existem estados inter- mediários entre estes dois estados. A aplicação de um sinal de entra- da pode mudar o dispositivo de um estado para outro e como a qualquer momento podemos saber qual é o estado em que ele se encontra, é pos- sível considerar este circuito como uma memória capaz de armazenar um bit. O flip-flop é o elemento básico das chamadas memórias estáticas. Existem diversos tipos de flip-flops encontrados nos circuitos digitais e que analisaremos a partir de agora. CursosVirtuais.net 6.2- FLIP-FLOP R-S O Flip-Flop R-S (de Reset e Set) tem sua configuração com transisto- res mostrada na figura 1 e funciona da seguinte maneira: Quando alimentamos o circuito, dada as mínimas diferenças que po- dem existir entre as características dos dois transistores, um deles con- duzirá mais do que o outro. Supondo que este transistor seja Q,, há uma queda de tensão no seu coletor que reduz em consequência a corrente que polariza a base de Q, via R,. Nestas condições, a tensão do coletor de Q, se mantém alta, realimentando a base de Q, via R, e a situação final do circuito é estabelecida: Q, satura e Q, fica no corte. O flip-flop encontra seu estado estável inicial. O flip-flop R-S tem duas saídas representadas por Q e /Q, assim, na condição inicial estável, com Q, conduzindo, Q estará no nível baixo (0) e /Q estará no nível alto (1). O processo que leva o flip-flop a este estado inicial pronto para funcio- nar é muito rápido, não demorando mais do que alguns microssegundos. Quando o flip-flop se encontra na situação indicada, com Q=0 e /Q=1, dizemos que ele se encontra “setado” ou armado. A mudança de estado do flip-flop pode ser obtida aplicando-se um si- nal conveniente na entrada. Como usamos transistores NPN para comu- taro flip-flop, temos de fazer conduzir por um instante o transistor que está cortado, ou seja, devemos aplicar um pulso positivo na entrada correspon- dente. Assim, estando o flip-flop na con- dição indicada, se desejarmos mudar o estado, aplicamos o pulso na entra- da SET. O transistor Q, conduz por um instante, realimentando via R, a base de Q, que é cortado. o + [5 R4 Ro Ra 5 o o Q M Q2 Rg Po Ls RESET SET Figura 1 - Um flip-flop R-S com transistores discretos. 37 Um pulso -—————— A Clock , ! 1 R ! ! y / 1 ' / y / 1 s ' 1 ! L Q Duas mudanças Figura 7 - Diagrama de tempos para o circuito da figura 6. Mestre Escravo o 8 F4 Fe ml Fa F o Q Etr == DM los Fz F7 o R > Figura 8 - Flip-flop R-S Mestre-Escravo completo. Figura 9 - Tempos no fiip-flop R-S. CursosVirtuais.net da”. Se a mudança de estado ou dis- paro (gatilhamento) ocorre quando o sinal de clock passa de O para 1, os flip-flops são denominados “positive edge-triggered”, enquanto que, se o disparo ocorre quando o clock vai do nível 1 para 0, ou seja, na queda do nível lógico, os flip-flops são chama- dos de “negative edge-triggered”. Neste tipo de circuito é muito im- portante levar em conta, num projeto de maior velocidade, os tempos em que todo o processo ocorre. Assim, partindo do diagrama de tempos da figura 9, vemos que a sa- ída do flip-flop só completa sua mu- dança de estado depois de um certo tempo, do pulso de clockter sido apli- cado. Dois tempos são importantes nes- te tipo de circuito. a) tH: Hold Time ou Tempo de Manutenção é o tempo em que a en- trada deve permanecer ainda no cir- cuito para que seu nível lógico seja reconhecido pelo flip-flop. b) tS: Setup Time ou tempo em que a entrada do flip-flop deve per- manecer no estado desejado antes da transição do clock que vai provocar a mudança de estado do circuito. Duas entradas podem ser acres- centadas neste circuito, verifique a fi- gura 10, dotando-o de recursos im- portantes para aplicações práticas. Uma das entradas é denominada PRESET (/PR) ou pré-ajuste e tem por função levar imediatamente as saídas do circuito a um estado deter- minado (Q=1 e /Q=0), independente- mente do que esteja acontecendo nas demais entradas. Sua ativação ocorre quando /PR estiver em O e /CLR em 1, no caso apresentado, pois a / sobre a identi cação indica que ela está ativa no ní- vel baixo. A outra entrada denominada CLEAR ou apagamento tem por fun- ção levar as saídas aos estados Q=0 e /Q=1, independentemente do que estiver ocorrendo nas demais entra- das. É importante observar que estas duas entradas não podem ser ativadas ao mesmo tempo, pois isso levaria o circuito a um estado indeterminado que inclusive poderia 40 causar problemas aos seus compo- nentes. Atabela verdade para este circui- to nos mostra três novos símbolos que normalmente são usados em Eletrô- nica Digital. X representa uma condição irrelevante qualquer que ela seja, não haverá influência no que ocorre na saída. A seta para cima indica a tran- sição do nível baixo para o nível do sinal na entrada ou saída represen- tadas, enquanto que a seta apon- tando para baixo indica uma tran- sição do nível baixo para o nível alto do sinal correspondente. 6.4- O FLIP-FLOP J-K MESTRE-ESCRAVO O fiip-flop J-K mestre-escravo ou “master-slave” pode ser imple- mentado por funções lógicas comuns, adquirindo a configuração básica mostrada na figura 11. Um problema que observamos nos flip-flops R-S é que temos uma situação “proibida” que ocorre quan- do as entradas R e S vão ao nível alto ao mesmo tempo e que pode levar o circuito a um estado indeterminado. Esta situação acontece principalmen- te nas aplicações em computação, quando uma parte do sinal de saída é usada para realimentar a entrada. Nestas condições podem ocorrer as situações de conflito com a produção de oscilações indesejadas. Esta situação pode ser contorna- da com a utilização de uma nova con- figuração, que é justamente a do flip- flop J-K utilizada nas aplicações prá- ticas e que analisaremos a seguir. Podemos ter quatro combinações possíveis para os sinais aplicados nas entradas J e K, conforme observamos na tabela abaixo. J K 0 0 1 0 0 1 1 1 Analisemos cada uma das combi- nações: a) J=0e K=0 Quando a entrada de clock (CLK) CursosVirtuais.net Figura 10 - Ligação das entradas PRESET E CLEAR. PRESET CLEAR dr J U xo Lo U S U > Do Figura 11 - O flp-flop J-K Mestre-Escravo. passa por uma transição negativa do sinal, o flip-flop mantém sua condição original, ou seja, não muda de esta- do. b) J=1 e K=0 Quando a entrada de clock (CLK) passa por uma transição negativa, o flip-flop é “setado”. Se já estiver setado, ele permanece nesta condi- ção. c) J=0e K=1 Quando a entrada de clock (CLK) passa por uma transição negativa, o flip-flop é “ressetado”. Se já estiver nesta condição, ele permanece. d)J=1eK=1 Nesta condição, ao receber uma transição negativa na entrada de clock (CLK), o flip-flop muda de estado (TOGGLE). Se estiver setado, ele resseta e se estiver ressetado, ele é setado. Podemos elaborar a tabela verda- de da figura 12 para indicar o que ocorre com este flip-flop. Observe o uso das setas para in- dicar as transições de sinal na entra- da de clock que comandam o funcio- namento deste tipo de circuito. Da mesma forma que nas outras configurações estudadas, podemos também incluir as entradas de PRESETe CLEARneste circuito que ficará da maneira apresentada na fi- gura 13. Uma tabela verdade incluindo as entradas de PRESET (PR) e CLEAR (CLR) é mostrada na figura 14. Uma maneira melhor de analisar- 4 mos o funcionamento deste circuito é CLK J K Qu+1 Bn+1 através de um diagrama de tempos, em que observamos as formas de onda nos diversos pontos de entrada e saída. Este diagrama de tempos para o flip-flop J-K é mostrado na fi- g É Qn Tn —— Não muda y g ' g 1 Reseta gura 15. y ; g ; g + sea Analisemos alguns trechos impor- tantes deste diagrama mostrando o - Complementa que acontece: y 1 1 Qn Qn — * (Toggle) a) Neste instante CLR e PR estão no nível baixo, Q e /Q estão no nível alto, que é uma condição não permi- tida. b) Aplica-se então o sinal PR, que indo ao nível alto, faz com que o flip- flop seja ressetado. c) A aplicação de um pulso na en- trada CLR que vai ao nível alto, e a ida de PR ao nível baixo fazem agora com que o flip-flop seja setado. d) CLR e PR são mantidos no ní- vel alto a partir deste instante. Com J=Onestetrecho e Kindo ao nível alto, o flip-flop será ressetado na próxima transição negativa do sinal de clock. e) Ainda com CLR e PR no nível alto (esta condição se manterá daqui por diante) e a saída J=0 e k=1,o flip- flop permanecerá ressetado. Figura 12 - Tabela verdade para o flip-flop J-K Mestre-Escravo. 5s f) Com J=1 e K=0, o flip-fop é setado na transição seguinte do pul- so de clock. Figura 13 - Flip-flop J-K com Preset e Clear. 9) Com J=1 e K=0, não ocorrem mudanças de estado. h) Com J=1 e K=1 na transição seguinte do pulso de clock, o flip-flop Clk | Qu+1 | Qn+1 muda de estado (complementa ou “toggle”. Se estiver ressetado, como neste caso, ele é setado. g g x x x 4 O i) Mantendo J=1 e K=1 com nova transição do pulso de clock, o flip-flop muda de estado outra vez, ou seja, complementa. Veja que quando as entradas J e al É a al o a 1 g x x x ! 2 Kestão no nível alto, o circuito se com- y — porta como um disparador, mudando 1 1 g g In en de estado a cada transição negativa y do pulso de clock. 1 1 % 1 g 1 1 1 1 z y 1 g 6.5- O FLIP-FLOP TIPO D 1 1 1 1 y a Qn Este é também um circuito de flip- flop muito usado, cujo símbolo é mos- trado na figura 16. Este flip-flop possui uma única entrada que comanda todo o circuito. Figura 14 - Tabela verdade para o flp-flop J-K com Preset e Clear. Esta entrada é que lhe dá nome. De- CursosVirtuais.net 42 & d ol— To J al— CLK 0 CLK CLK CLK K o K qm JKD JKPT Figura 21 - Transformando FF tipo JK em tipo D e tipo T. versões que podem ser feitas utilizan- do-se flip-flops do tipo R-S. O modo de funcionamento de cada um pode ser facilmente enten- dido se o leitor tentar associar as ta- belas verdade dos flip-flops que foram estudados nesta lição às tabelas ver- dade das portas agregadas, conside- rando os sinais de realimentação. Na figura 21 temos o modo de obter flip-flops tipo D e Ta partir de flip-flops do tipo J-K. Veja que a simples conexão da entrada Kao Jno flip-flop do tipo J-K o transforma em um flip-flop tipo T. Esta possibilidade é muito interessan- te, já que flip-flops J-K são disponí- veis em tecnologia TTL e CMOS e podem ser usados em circuitos divisores de frequência. Na verdade, já utilizamos esta configuração em diversos projetos práticos que publi- camos. Finalmente, temos outras duas transformações importantes de flip-flops mostradas na figura 22. No primeiro caso temos uma transformação de um flip-flop tipo D em flip-floptipo T, bastando para isso que a saída complementar /Q seja li- gada à entrada D, realimentando o circuito. A segunda transformação, que leva um flip-flop tipo D a funcionar como tipo T, exige o emprego de uma porta AND adicional na realimentação CLK D+T T=1) 1 Figura 22 - Outras transformações de flip-flops. Dil a CLk D>T do sinal que é retirado da saída com- plementar /Q. 6.8 - NOS COMPUTADORES Encontramos os flip-flops nos computadores como elementos fun- damentais de muitos circuitos. Uma aplicação é na própria divi- são de frequência dos clocks. Confor- me o leitor sabe, existem setores de um PC que devem operar com veloci- dades menores que a fornecida pelo clock principal. É o caso dos bar- ramentos onde são ligadas as placas de expansão, os modems e as saí- das de dados paralela e serial. Assim, em lugar de usar um clock para cada frequência desejada, o que se faz é empregar um clock único e dividir sua frequência conforme as JUUWL Divisor E FF -] FF f FF ] FF |i—ta Oscilador H 2 fa Figura 23 - Obtendo diversas frequências a partir de um oscilador único. Q crsesinasre exigências de frequências mais bai- xas, observe a figura 23. No caso dos computadores, tanto o próprio clock como a sequência de flip-flops divisores podem ser obtidos num único circuito integrado. Um ponto importante que deve ser levado em conta e que estudaremos nas lições futuras é a possibilidade de ligar os flip-flops em conjunto com outras funções, de modo que a frequência possa ser dividida por qualquer número e não somente por potências de (2,4,8,16,32,64, etc). Outra aplicação importante é como célula de memória. Oito flip- flops ligados lado a lado podem ar- mazenar um byte inteiro. Cada flip-flop armazena um bit. Existem diversas memórias internas de um PC que nada mais são do que flip-flops que podem ser habilitados tanto para a leitura de dados como para introdu- ção (gravação de dados). Existem ain- da outras funções importantes implementadas a partir de flip-flops e que serão estudadas futuramente. 6.9. OS FLIP-FLOPS ANTIGOS 45 0+B Figura 24 - Flip-flop com válvulas. A configuração do flip-flop não é nova. Na verdade, foi em 1919 que dois pesquisadores americanos cha- mados Eccles e Jordan apresenta- ram o primeiro circuito de flip-flop usando válvulas, confira na figura 24. Por este motivo, muitos ainda cha- mam os flip-flops de “Básculas ou Cir- cuitos Eccles-Jordan”. Em 1930, os físicos já usavam estes circuitos ligados em série para dividir a contagem dos pulsos de con- tadores Geiger de radiação e obterem valores menores mais facilmente totalizados nas pesquisas. Um contador binário usando uma lâmpada neon ligada às válvulas foi desenvolvido usando estes flip-flops em 1940, mas foi somente depois dis- so que os primeiros computadores digitais passaram a usar estes circui- tos de uma forma mais intensa, até o advento do transistor e depois dos cir- cuitos integrados. QUESTIONÁRIO 1.Os elementos biestáveis de um circuito: a) Possuem apenas um estado estável b) Possuem dois estados instáveis c) Possuem dois estados estáveis d) Possuem um número indeterminado de estado estáveis 2. Usado como elemento de me- mória, um flip-flop pode armazenar: a) 1 bit b) 1 byte c) meio byte d) 2 bits Q crsesinasre 3. Um flip-flop R-S “setado” apre- senta que níveis lógicos em suas saídas: a) Q=0 e /Q=0 b) Q=0 e /Q=1 c) Q=1 e /0=0 d) Q=1 e /0=1 4. Os flip-flops “negative edge- triggered” mudam de estado quando: a) O pulso clock vai do nível baixo para o nível alto b) O pulso de clock vai do nível alto para o nível baixo c) O pulso de clock estabiliza no nível baixo d) O pulso de clock estabiliza no nível alto 5. Para que um fiip-flop J-K Mes- tre escravo tenha a condição “toggle”, quais são os níveis lógicos que de- vem ser colocados na entrada J e K? a) J=0 e K=0 b) e c)J=1e K=0 d) J=1eK=1 6. Quatro flip-flops do tipo T liga- dos um após o outro (em série) rece- bem uma frequência de 1 600 Hz na sua entrada. Qual é a frequência ob- tida na saída do último flip-flop? (o sinal deve ser retangular). Respostas: 1-C, 2-A, 3-C, 4-B, 5-D. 6-D LIÇÃO 7 , OS FLIP-FLOPS E FUNÇÕES LÓGICAS EM CIRCUITOS INTEGRADOS Na lição anterior aprendemos como funcionam os principais tipos de flip-flops, verificando que, dependen- do dos recursos que cada um possua, podem ser empregados de diversas formas. Também vimos as entradas que estes dispositivos podem conter para melhorar seu desempenho em determinadas aplicações, como por exemplo, nos computadores. Estuda- mos ainda nas primeiras lições do curso as funções lógicas usadas em diversos circuitos. Tudo isso nos leva à necessidade de contarmos com estas funções na forma de circuitos integrados. De fato, existem muitos circuitos integrados TTL e CMOS con- tendo flip-flops dos tipos estudados e todas as funções lógicas (portas e in- versores e amplificadores) e será jus- tamente deles que falaremos nesta lição. 6.1- OS FLIP-FLOPS TTL A família de circuitos integrados digitais TTL conta com uma grande quantidade de flip-flops usados numa infinidade de aplicações práticas. A diferença de cada tipo de circui- to integrado não está apenas no tipo de flip-flop que contém como também nos seus recursos e na sua quantida- de. Também devemos observar que um fator importante na escolha de um flip-flop para uma determinada apli- cação é a sua velocidade. Para as di- versas famílias TTL podemos especi- ficar as máximas velocidades dos seus flip-flops da seguinte maneira: Standard (74) - 35 MHz Low Power (74L) - 3 MHz Q crsesinasre Low Power Shottky (74LS) - 45 MHz High Speed (74H) - 50 MHz (748) - 125 MHz É importante observar que para os flip-flops TTL é preciso alguns cuida- dos, como por exemplo, manter sem- pre as entradas CLEAR e PRESET em níveis definidos. Deixando estas entradas abertas, podem ocorrer ins- tabilidades de funcionamento. O nível em que elas devem ser deixadas, ou seja, sua conexão no Vec ou O V depende da aplicação. a) 7473 - DUPLO FLIP-FLOP J-K COM CLEAR o flip-flop resseta. A frequência máxi- ma de operação destes flip-flops é de 20 MHz com um consumo por circui- to integrado da ordem de 20 mA. b) 7474 - DUPLO FLIP-FLOP TIPO D COM PRESET E CLEAR Os flip-flops contidos no invólucro DIL de 14 pinos disparam com a tran- sição positiva do sinal de clock (Positive-Edge Triggered). A pinagem deste circuito integrado é mostrada na figura 3. A tabela verdade que apresenta o funcionamento dos flip-flops deste Num único invólucro de 14 pinos Dual in Line temos 2 flip-flops do tipo J-K com entrada de Clear. A pinagem deste circuito integrado é mostrada na figura 1. Os flip-flops são sensíveis ao ní- vel de clock (Level Triggered) com entrada de Clear assíncrono. O funcio- namento dos flip-flops deste circuito integrado pode ser melhor entendido 1 1 1 x = não importa Figura 2 - Tabela verdade que descreve o funcionamento do 7473. pela tabela verdade da figu- ra2. Nesta tabela, o símbolo us 19 com a forma de um pulso de Des a =x E CA sinal representa um pulso de clock positivo aplicado à en- trada correspondente. Observe que quando J e K estão aterradas, o clock + md cir FR2 não tem efeito sobre o cir- K ak E cuito. Na operação normal, |Le TT a entrada Clear deve ser 1 : : ieLk mantida no nível alto. Se a entrada Clear for aterrada, f TT z 5 4 5 1CLR 1K a voc 2OLK TI—TI 5 2018 igura 1 - 7473 - Duplo flip-flop J-K. el! = +Noc a vdd 20 Ee] eclk — 2eLR 20 2PA o o mw jm cd ssa ck “L 2 ao os s 7 20 19 18 47 16 15 14 13 12 “ ra ra Da Lo Lo ra To TTlWImTImA T T ++ ves E ! | | | L L E q am a Q 2 8 TD 10 6 & ss] «ota to Eri ca PR Fe CR = Fria rs cur ak D cur 2 voa aa ao F 1 l 5 1 1 . + HS TI TI TITITITITI TITO 2 3 4 5 6 7 TES as E Ta Ea o dk adro DR Matão to 1) a 20 0 co db 40 Figura 13 - 74LS374 - Oito flp-flops tipo D. Figura 15 - 4013 - Dois flp-fiops tipo D. dizemos que o latch está fechado e a saída Q será o conteúdo das entra- das D que foi armazenado imediata- mente antes da transição das entra- das EL do nível alto para o nível bai- xo. Em outras palavras, podemos di- zer que os flip-flops são gatilhados na transição negativa da entrada EL. Observe a condição de alta impedância obtida com /OE no nível alto. A frequência máxima de opera- ção para os latches deste circuito in- tegrado é de 50 MHz com um consu- mo de 24 mA. Figura 14 - Tabela verdade de cada flip-flop do 74LS374. h) 7415374 - OITO FLIP-FLOPS TIPO D COM SAÍDAS TRI-STATE Temos neste circuito integrado TTL em invólucro DIL de 20 pinos 8 flip- flops do tipo D que são disparados na Afrequência máxima de operação deste circuito integrado é de 50 MHz com um consumo típico de 27 mA. 7.2- OS FLIP-FLOPS CMOS Temos diversos flip-flops disponí- veis na família CMOS que serão ana- lisados a seguir. Uma recomendação importante relativa ao uso destes flip- flops, assim como das demais fun- ções CMOS, é que as entradas não usadas, pela sua sensibilidade devi- da à alta impedância, nunca devem ser mantidas abertas. — transição positiva do sinal de clock. As Nos flip-flops CMOS, diferente- CLR PR DICLK Qn+ T&n+] saídas são tristatee a pinagem é mente dos TTL, as entradas mostrada na figura 13. assíncronas são ativadas no nível alto, SAT 4 Quando a entrada /OE está no ní- o que significa que devem ser go a|T 1 vel alto, as saídas de todos os flip- mantidas no nível baixo para a ope- 19% xx % 1 flops vão para o estado de alta ração normal. Sax x 1 og impedância. Veja que neste circuito 1 integrado também não temos acesso a) 4013 - DOIS FLIP-FLOPS TIPO 1 1X x 1 às saídas complementares dos flip- DCOM PRESET E CLEAR x = não importa flops. A tabela verdade que descreve o funcionamento de cada um dos flip- Os dois flip-flops contidos neste Figura 16 - Tabela verdade flops é mostrada na figura 14. circuito integrado são disparados na para os flip-flops do 4013. transição positiva do sinal de clock. Com a que agr q q am CIR PR J|K CIK [an+1]8n+1] 16) sou Me Motos — A ER FR m = T— a Bog LT Qn | &n ia seg! T|IZ|] ” ii sig T 1 gs ao27 ss ui ? an | en N eo 1 O XX XI 1 a Le clR K 4 PR gay XX X 1 sm bh | Do Va xx X 4 + OSS Ta 1 (9 20 20 eclk 2a 2 uu zen (*) não permitido X = não importa Figura 17 - 4027 - Dois flp-flops HK. Figura 18 - Tabela verdade para os fiip-flops do 4027. Q crsesinasre 50 +39-15Y +84 -15V po E Bm ET GR pos um go mom 19 Drama Doo DnoNdr J To DD E q nl dq ak [=P li TT 1 3 2 aorra R R H . lo 1 da a mw e ns TI TI TI TIO TITO TI TI DI TT TI qo do RS EN s2 Re ' ie fi . ' Fi fio-flops RS. Figura 20 - Seis flip-flops tipo D (Registrador de igura 19 - 4043 - Quatro flip-flops R-S. armazenamento). O invólucro é o DIL de 14 pinos da figura 15. Atabela verdade para este circui- to integrado está na figura 16. Pela tabela verdade vemos que as entradas CLEAR E PRESET são ati- vas no nível alto, mas que somente uma delas pode estar nesta condição de cada vez. Se as duas entradas PRESET e CLEAR forem colocadas no nível alto ao mesmo tempo, o flip- flop vai para uma condição não per- mitida. A informação presente na entra- da D é transferida para a saída, quan- do as entradas assíncronas PRESET E CLEAR estão inativas. Eimportante observar que a velo- cidade de operação dos circuitos CMOS depende da tensão de alimen- tação, como já estudamos nas lições anteriores. Nos manuais de circuitos integra- dos CMOS os leitores poderão encon- trar tabelas que trazem os diversos tempos de propagação dos sinais e as frequências de operação em fun- ção desta tensão de alimentação. Podemos dizer apenas que, para uma alimentação de 10 V, a frequência máxima de clock será de 7 MHz. b) 4027 - DUPLO FLIP-FLOP J-K COM PRESETE CLEAR Neste circuito integrado encontra- mos dois flip-flops tipo J-K com en- tradas de PRESETE CLEAR. O invó- lucro é DIL de 16 pinos, mostrado na figura 17. Nos flip-flops, as entradas PRESET e CLEAR são independen- tes. A tabela verdade para os flip-flops é mostrada na figura 18. Q crsesinosre Observe que temos acesso tanto as saídas normais como complemen- tares de cada um dos flip-flops e que as saídas CLEAR E PRESET estão ativas no nível alto. No entanto, como nos demais flip-flops, estas saídas não podem ser ativadas ao mesmo tempo, pois levariam os flip-flops a uma condição não permitida. Como no caso anterior, a frequên- cia depende da tensão de alimenta- ção. Para uma tensão de alimentação de 10V, a frequência máxima de ope- ração é da ordem de 8 MHz. c) 4043 - QUATRO FLIP-FLOPS SR-S (Lógica NOR) Este circuito integrado contém quatro flip-flops R-S independentes com saídas tri-state. O invólucro DIL de 16 pinos é mostrado na figura 19. Em cada um dos flip-flops, as en- tradas SETe RESET podem normal- mente ficar no nível baixo. Se a en- trada SET for levada ao nível alto, a saída irá e permanecerá no nível alto. Se a entrada RESET for levada ao nível alto a saída irá e permanecerá no nível baixo. As duas saídas não CIR | CLK| D En+]an+] gs X|Xx g 1 1 Tiras 1 TIS 1 T 1|x | én 1 S|x | n x = não importa Figura 21 - Tabela verdade para os flp-flops do 40174. podem ser levadas ao mesmo tempo ao nível alto, pois isso representa um estado não permitido. As saídas vão ao estado de alta impedância com a entrada EN (habi- litação ou ENABLE) levada ao nível baixo. Quando o nível da entrada EN é alto, as saídas são conectadas aos flip-flops, transferindo seus estados para os circuitos externos. Como estes circuitos não usam clocks, eles não devem ser ligados em cascata para formar contadores ou shift-registers. d) 40174- SEIS FLIP-FLOPS TIPO D Este circuito integrado contém seis flip-flops tipo D disparados pela tran- sição positiva do sinal de clock. Ape- nas uma das saídas de cada flip-flop é acessível externamente e o CLEAR é comum a todos eles. O invólucro é DIL de 16 pinos com a pinagem mos- trada na figura 20. Todos os flip-flops são controlados por uma entrada co- mum de clock. A tabela verdade para os flip-flops deste circuito integrado é mostrada na figura 21. e) 40175 - QUATRO FLIP-FLOPS TIPO D Trata-se de um circuito integrado que contém quatro flip-flops seme- lhantes ao anterior com a diferença de que as duas saídas (normal e com- plementar) podem ser acessadas. O invólucro deste circuito integra- do é apresentado na figura 22. Atabela verdade para os circuitos integrados é a mesma do 40174. Para 51 434415 qos=+5V Ea 15 Mo 12 " to o “2, 1a ” n 10 3 a LoDoDnDo Don Oo m D JD q q ck o IT aorrs 7400 . cr mM qn x ca E e Dia. E SPSS do iss Figura 22 - 4M75 - Quatro flp-flops tipo D (Registrador de armazenamento). Figura 23 - Quatro portas NAND de duas entradas. uma alimentação de 10 V, a frequên- cia máxima de clock é de 10 MHz. 7.3- FUNÇÕES LÓGICASTTL Podemos contar com uma boa quantidade de circuitos integrados contendo as principais funções lógi- cas em tecnologia TTL. Damos a se- guir alguns dos mais importantes, já que para obter informações sobre a totalidade será interessante contar com um manual TTL. a) 7400 - Quatro Portas NAND de duas entradas Num invólucro DIL de 14 pinos contamos com quatro portas NAND de duas entradas de funcionamento independente. Veja na figura 23 a pinagem des- te circuito integrado. O consumo médio por circuito in- tegrado é da ordem de 12 mA. b) 7402 - Quatro Portas NOR de duas entradas Este circuito integrado em invólu- cro DIL de 14 pinos tem a pinagem mostrada na figura 24 e cada unida- de exige uma corrente de 12 mA. c) 7404 - Seis Inversores (Hex Inverter) Os seis inversores deste circuito integrado podem ser usados de for- ma independente. A pinagem está na figura 25. d) 7408 - Quatro Portas AND de duas entradas Este circuito integrado tem a pinagem da figura 26 e cada unida- de exige uma corrente de 16 mA. e) 7410 - Três portas NAND de três entradas Cada uma das três portas NAND deste circuito integrado pode ser usa- da de forma independente. A corren- te exigida pelo circuito é de 6 mA. 1) 7420 - Duas portas NAND de quatro entradas Este circuito integrado contém duas portas NAND que podem ser usadas de forma independente. A pinagem é mostrada na figura 28. O consumo por unidade é de apro- ximadamente 4 mA. 9) 7432 - Quatro portas OR de duas entradas As portas OR deste circuito inte- grado podem ser usadas de modo in- dependente e a corrente total exigida éda ordem de 19 mA. A pinagem está na figura 29. h) 7486 - Quatro Portas OR-Exclusivo As portas OU-exclusivo ou Exclusive OR deste circuito integra- do podem ser usadas de forma inde- pendente. O consumo é de 30 mA e a pinagem está na figura 30. 7.4 - FUNÇÕES LÓGICAS CMOS Também podemos contar com uma boa quantidade de circuitos in- tegrados CMOS contendo funções lógicas. Evidentemente, não temos espaço para colocar todas estas fun- ções nesta lição, assim recomenda- mos ao leitor que adquira um manual Voc=+5Y vec=-5Y 7, 12 a E 10 e 8 oa Figura 24 - Quatro portas NOR de duas entradas. Figura 25 - Seis inversores. Q crsesinasre 52 4. Um “latch” como o circuito TTL 5. Qual é a condição proibida nos | d) Saídas ligadas às entradas D ou 7475 é usado para: flip-flops CMOS e TTL? Clear a) inária a) Entradas J e Kligadas em paralelo b) Divisão de frequência b) Preset e Clear ao mesmo tempo c) Operação como porta AND ativos ag 'p+ og og te d) Armazenamento de informação c) Preset e Clear ao mesmo tempo :sejsodsoW digital desativados NOR OR NAND K ANDINOR A A A 8 8 sb 8 C c c D D cd J J D E co J E E Fr E F F a G 6 H F nr H H mr KakbK= = 000 Kakbko = 001 Kakbkc = 101 & JA H Kakbke = 110 ORAND OFYNAND A A A — ANDIOR A B ; >) B ; 3 > a B Bq c e c D cl J É D D 6 mm ; F E E a Fr ED F > 5 E q H F4 a a H H a m KakbKo = 100 Kakbk = 010 KakKbko = 011 H Kakbkc= 111 A NOR A OR 4, HAND A ANDINOR B B Bal sm c e cd cs D D 0 ; 5" EX 2 Ex 2 Ex EX E E E “4, E F Fr Es] Eq L a a e ea H H nl no Kakbko = 000 Kakbko = 001 Kakbko = 101 Kakbkc = 110 q, AND A ORsAND A a ANDOR e44 B E. B JA c JT > c c e D ;P 4º J p— EX EX EX ex J E E E +“ E o. = A a a : si H H - - - H KakKbkc = 100 Kakbk==010 Kakbke = 011 Kakbko= 111 Figura 37 - Funções que podem ser exercidas pelo 4048. É . 55 TS CursosVirtuais.net LIÇÃO 8 OS MULTIVIBRADORES ASTÁVEIS E MONOESTAVEIS Na lição anterior aprendemos como funcionam os principais tipos de flip-flops, verificando que dependen- do dos recursos de cada um, eles podem ser empregados de diversas formas. Também vimos as entradas que estes dispositivos podem conter para melhorar seu desempenho em determinadas aplicações, como por exemplo, nos computadores. Vimos também que os flip-flops são usados como divisores de frequência ou cé- lulas de memória. Tudo isso nos leva à necessidade de contar com esta função na forma de circuitos integra- dos. De fato, existem muitos circuitos integrados TTL e CMOS contendo flip- flops dos tipos estudados e será jus- tamente deles que falaremos nesta lição. Também enfocaremos algumas configurações que em lugar de dois estados estáveis possuem apenas um, além das configurações que não possuem nenhum estado estável. Estes circuitos denominados multivi- bradores astáveis e monoestáveis (romaipaia) Figura 1 - Multivibrador astável usando dois transistores. CursosVirtuais.net também são muito importantes em aplicações relacionadas com a Ele- trônica Digital. 8.1 - MULVIBRADORES ASTÁVEIS Os circuitos digitais trabalham sin- cronizados, em sua maioria, por sinais retangulares que precisam ser produ- zidos por algum tipo de oscilador. O oscilador, que produz o sinal de “CLOCK” ou “relógio” deve ter carac- terísticas especiais e para isso podem ser usadas diversas configurações. Uma das configurações mais in- teressantes é justamente aquela que parte de um circuito bastante seme- lhante aos flip-flops que estudamos na lição anterior. Este circuito recebe o nome de multivibrador astável e se caracteriza por não ter dois, nem um estado es- tável. Este circuito muda constante- mente de estado, numa velocidade que depende dos valores dos com- ponentes usados e que, portanto gera um sinal retangular. Da mesma forma que estudamos os flip-flops partindo da configuração básica com transistores, vamos estu- dar o multivibrador astável. Assim, caso tenhamos a configu- ração mostrada na figura 1, usando transistores, os capacitores propor- cionam uma realimentação que leva o circuito à oscilação. O mutivibrador astável é um cir- cuito em que a frequência é determi- nada por um capacitor e um resistor, ou seja, por uma constante de tempo RC. Dizemos que este tipo de osci- lador é do tipo RC. Analisemos me- lhor como funciona a configuração mostrada na figura 1. Quando a alimentação é estabelecida, um dos transistores conduz mais do que outro e inicial- mente podemos ter, por exemplo, Q, saturado, e Q, cortado. Com Q, saturado o capacitor C, carrega-se via R, de modo que a tensão no capacitor sobe gradualmente até o ponto em que, estando carregado, o transistor Q, é polarizado no sentido de condu- zir. Quando isso ocorre, Q, tem um dos seus terminais aterrado e descar- rega-se. Nestas condições Q, vai ao corte e Q, satura. Agora é a vez de C, carregar-se até que ocorra novamen- te uma comutação dos transistores e um novo ciclo de funcionamento. As formas de onda geradas neste circuito são mostradas na figura 2, observando-se o ciclo de carga e des- carga dos capacitores. (Precigioavo?) Figura 2 - Formas de onda no circuito da Tigura 7. 56 F c Fa R Saida (PRYdigioar0S) Figura 3 - Multivibrador usando dois inversores. O leitor pode perceber então que o tempo de carga e descarga dos capacitores e portanto, das oscilações geradas por este circuito, dependem tanto dos valores dos capacitores como dos resistores de base através dos quais ocorrem as descargas. Também podemos observar que os sinais gerados são retangulares, pois ocorre uma comutação rápida dos transistores de tal forma que a tensão em seus coletores sobe e des- ce muito rapidamente. Da mesma forma que no caso dos flip-flops, podemos elaborar multivi- bradores astáveis, tanto usando vál- vulas como transistores de efeito de campo. Podemos também ter osciladores RC que geram sinais com boa esta- bilidade com menos componentes. Estes osciladores podem ser elabo- rados com funções lógicas e para isso temos diversas possibilidades. 7.4 - ASTÁVEIS COM FUNÇÕES LÓGICAS a) Astável usando inversores Um primeiro tipo de oscilador RC ou astável pode ser elaborado com base em dois inversores, utilizando a configuração mostrada na figura 3. Neste circuito, R e C determinam a frequência de operação. Resumi- mos o princípio de funcionamento da F Figura 4 - Melhorando o circuito da figura 3. E Ex 2 T Saída (PAidiginaros) seguinte forma: quando o inversor F- 2 está com a saída no nível alto, a saída de F-1 estará no nível baixo, o que faz com que o capacitor carregue via R. Quando a tensão em C atinge o valor que provoca a comutação de F-2, ele troca de estado e sua saída vai ao nível baixo. Nestas condições a saída de F-1 vai ao nível alto, o capacitor é “invertido” começando sua carga, mas com polaridade oposta até que novamente tenhamos o reconhe- cimento do nível de comutação e um novo ciclo se inicie. A frequência de operação deste circuito é dada com aproximação pela fórmula: f=1/(2x3,14xRxC) 3,14 é o famoso “PI” que é cons- tante. C deve ser expresso em farads, R em ohms para que tenhamos a frequência em hertz. Nos circuitos integrados CMOS costuma-se agregar nas entradas diodos de proteção com a finalidade de protegê-los contra descargas es- táticas. Estes diodos afetam o funcio- namento dos osciladores, podendo dificultar sua operação. Uma maneira de contornar o problema causado pela presença dos diodos consiste em modificar o circuito da figura 3, agre- gando um resistor adicional da forma indicada na figura 4. Este resistor Rx deve ser pelo menos 10 vezes maior que R. Valo- res da ordem de 1 MS) são os mais usados na prática de modo a não afe- tar a frequência de operação deter- minada pela fórmula que vimos. Podemos controlar a frequência deste tipo de oscilador colocando um resistor variável no circuito de reali- mentação, verifique a figura 5. Como o resistor variável é 10 ve- zes maior do que o resistor que está em série, a faixa de frequências obti- da variará numa razão de 10 para 1. Assim, se a frequência mínima for de 100 Hz, a máxima será de 1000 Hz. Veja que não é recomendável que o resistor em série seja muito peque- no, menor que 10 k92, dadas as ca- racterísticas do circuito. Como o tempo de carga e descar- ga do capacitor é o mesmo, o sinal produzido é retangular com um ciclo ativo de 50%, ou seja, o tempo em que ele permanece no nível alto é o mesmo do nível baixo, figura 6. Na maioria das aplicações que envolvem o uso de circuitos digitais são necessários circuitos de clock que tenham ciclos ativos de 50%, no en- tanto, existem aplicações especiais em que um ciclo ativo diferente pode ser necessário. Para modificar o ciclo ativo, o re- curso mais comum consiste em ter percursos diferentes para as corren- tes de carga e descarga do capacitor, F1 (') Valores típicos para inversores CMOS Figura 5 - Oscilador de 2,0 a 20 kHz usando dois inversores. (Pridigiosvos) mto] (PRidigios:06) IH = tl —p- 50% de cielo ativo tH = tempo no nível alto (HIGH) tL = tempo no nível baixo (LOW) Figura 6 - Ciclo ativo de 50%. CursosVirtuais.net 57 instrumentação. Existem diversas for- mas de obter um oscilador com cris- tal para aplicações em circuitos digi- tais. Um primeiro circuito que pode ser dado como exemplo é apresentado na figura 18 e faz uso de duas das qua- tro portas NOR disponíveis num cir- cuito integrado CMOS 4001. O cristal serve de elemento de re- alimentação devendo haver um capacitor ajustável que permite vari- ar a frequência levemente em torno do valor estabelecido pelas caracte- rísticas do circuito. Uma porta serve como elemento ativo do circuito (amplificador), en- quanto a outra serve de “buffer”, ou seja, isola a saída do circuito oscilador. Os buffers são importantes em muitas aplicações, pois impedem que variações ocorridas no circuito que recebe o sinal afetem a frequência do oscilador. Um outro oscilador a cristal com inversores CMOS é o da figura 19. A saída do último inversor fornece o sinal de realimentação do circuito através do cristal que então determi- na a sua frequência. Versão equivalente com inverso- res e circuitos integrados TTL para osciladores controlados a cristal é mostrada na figura 20. QUESTIONÁRIO 1. Quantos estados estáveis têm um multivibrador monoestável? a)1 b)2 c) nenhum d) todos os estados são estáveis 2. Qual dos circuitos abaixo indicados não pode ser usado como astável ou monoestável? a) 7474 b) 555 c) 74122 d) 4011 3. O tempo de carga de um capacitor é diferente do tempo de descarga quando usado num astável. Podemos dizer que o ciclo ativo do sinal gerado é: a) 50% b) maior que 50% c) menor que 50% d) diferente de 50% 1/4 4001 Rerto MA TuuL 4 20 pF E 2:20 pF- (Prudiginer 1a) Figura 18 - Oscilador CMOS a cristal. 146 146 4069 4069 16 4069 JUUL ——o Saída An : espr g T+ É I 100 kQ Figura 19 - Oscilador CMOS a cristal com inversores CMOS. O +5V 6800 [] 1/6 [] 6800 1/6 1/6 7404 7406 7406 JUUL XTAL 330 pF g Saida o ê T+ 5 150k0 É Figura 20 - Oscilador controlado a cristal com inversores TTL. CursosVirtuais.net so LIÇÃO 9 OS CONTADORES DIGITAIS Na lição anterior analisamos o princípio de funcionamento de um dos mais importantes blocos da Eletrôni- ca Digital, o flip-flop. Vimos que estes blocos poderiam ter diversos tipos de comportamento e que, quando reuni- dos, poderiam apresentar comporta- mentos interessantes como, por exemplo, a capacidade de dividir frequências, de armazenar informa- ções (bits), além de outras. Nesta li- ção vamos nos dedicar justamente a uma das funções mais importantes dos flip-flops que é a de fazer a con- tagem do número de pulsos, o que corresponde em última análise a con- tagem de bits. A partir desta conta- gem podemos usar estes circuitos para a realização de operações mais complexas como somas, manipulação de dados etc. 9- OSTIPOS DE CONTADORES Em Eletrônica Digital devemos separar os circuitos lógicos sem sincronismo daqueles que possuam algum tipo de sincronismo externo, ou seja, que usam um sinal de CLOCK. Existem aplicações em que tudo o que importa para o circuito é fazer uma operação com determinados ní- veis lógicos aplicados à sua entrada, quando eles estão presentes, não importando quando isso ocorra. Tais circuitos não precisam de sincronismo algum e são mais simples de serem utilizados. No entanto, com circuitos muito complexos, como os utilizados em computadores e em muitos outros Q resmas casos, o instante em que uma opera- ção deve ser realizada é muito impor- tante e isso implica em que os circui- tos devam ser habilitados no instante em que os níveis lógicos são aplica- dos em sua entrada. Isso significa que tais circuitos devem ser sincronizados por algum tipo de sinal vindo de um circuito ex- terno. E este circuito nada mais é do que um oscilador que produz um si- nal de clock ou relógio. Os circuitos que operam com es- tes sinais são denominados circuitos com lógica sincronizada. Para os contadores temos então diversas classificações que levam em conta estes e outros fatores, por exemplo: a) Classificação quanto ao sincronismo: Os contadores podem ser ASSÍNCRONOS, quando existe o si- nal de clock aplicado apenas ao pri- meiro estágio. Os estágios seguintes utilizam como sinal de sincronismo a saída de cada estágio anterior. Estes contadores também são denomina- dos Ripple Counters. * Os contadores também podem ser SÍNCRONOS, quando existe um si- nal de clock único externo aplicado a todos os estágios ao mesmo tempo. b) Classificação quanto ao modo de contagem Os contadores podem ser PRO- GRESSIVOS ou CRESCENTES, quando contam numa sequência de números crescentes, ou seja, dos va- lores mais baixos para os mais altos, como (1,2,3,4...). São também cha- mados pelo termo inglês de UP COUNTERS. Os contadores podem ser RE- GRESSIVOS ou DECRESCENTES, quando a contagem é feita dos valo- res mais altos para os mais baixos como (4,3,2,1...).0 termo inglês é DOWN COUNTERS. Se bem que possamos fazer con- tadores usando funções lógicas co- muns e mesmo flip-flops discretos, podemos contar na prática com cir- cuitos integrados em lógica TTL ou CMOS que já possuam contadores completos implementados. 9.1 - CONTADOR ASSÍNCRONO Conforme explicamos, neste tipo de contador, o sinal de clock é aplica- do apenas ao primeiro estágio, fican- do os demais sincronizados pelos estágios anteriores. Na figura 1 temos a estrutura bá- sica de um contador deste tipo usan- do flip-flops do tipo J-K. Usamos três estágios ou três flip- flops ligados de tal forma que a saída Q do primeiro serve de clock para o segundo, e a saída Q do segundo ser- ve de clock para o terceiro. Sabemos que os flip-flops ligados da forma indicada funcionam como divisores de frequência. Assim, O sinal de clock aplicado ao primeiro tem sua frequência divi- dida por 2. A frequência estará dividida por 4 61 Fig. 1 - Um contador assíncrono. qa fiz) Clear as (1/4) ac (tia) (MPIDIGI-0ST na saída do segundo e por 8 na saí- da do terceiro. Tudo isso pode ser visualizado pelo diagrama de tempos mostrado na figura 2. Mas, se elaborarmos uma tabela verdade com os níveis lógicos obtidos na saída de cada um dos flip-flops, a cada pulso do clock aplicado, a partir do instante em que todas as saídas sejam zero, teremos algo interessan- te a considerar: Entrada QC QB QA 0 o 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 o 0 5 1 0 1 6 1 1 0 7 1 1 1 Veja que a sequência de valores obtidos 000, 001, 010, 011, 100, 101, 110 e 111 corresponde justamente à contagem em binário dos pulsos de O a 7! Em outras palavras, este circuito conta os pulsos de entrada e fornece saídas que são a representação bi- nária desta contagem. Veja também que ele faz a conta- gem crescente, ou seja, de O até 7. Se, em lugar de três flip-flops, usarmos quatro, no circuito mostrado na figura 3, teremos a contagem de 0000 a 1111, ou seja, uma contagem crescente de 0 a 15 pulsos. Oito desses flip-flops ligados em série podem contar até 256 pulsos e com isso fornecer uma saída de 8 bits ou 1 byte. Q resmas O circuito apresentado comuta na transição negativa do sinal de clock. Vamos supor agora que em lugar de usarmos como saídas de conta- gem as saídas Q de cada flip-flop, usássemos as saídas complementa- res/Q, conforme a figura 4. E fácil per- ceber que, partindo da situação em que todos os flip-flops estejam ressetados, a tabela verdade obtida terá nas saídas os complementos da tabela anterior. Esta tabela será: Entrada QA QB QC Valor Binário 0 1 1 1 7 1 1 1 0 6 2 1.0 1 5 3 1 0 0 4 4 0 11 3 5 0 1.0 2 6 0 0 1 1 7 0 0 0 0 Portanto, este contador fornece em sua saída valores binários que correspondem à contagem decres- cente dos pulsos de entrada, partin- do de 7. Trata-se de um contador de- crescente ou DOWN COUNTER. Como no caso anterior, se tiver- mos mais flip-flops, podemos contar a partir de valores mais altos. Com 4 flip-flops podemos partir a contagem de 15 e com 8 flip-flops, de 255. Veja que a quantidade máxima que pode- mos contar com um contador deste tipo depende da quantidade de flip- flops usados. Um problema que ocorre com este tipo de flip-flop é que cada um preci- sa de um certo tempo para mudar de 4 Clock > t 1 va va va va na 1 ! ) ' 4 i ) GA 1 ! ! 1 1 1 j L h L ER va ra road Las SB road Pora rasa 1 va 1 La 1 [ ,r 1—p t 1 [0 na na pe 1 ra na va 1 [8 1 Qc Fig. 2 - Diagrama DO Potoa é de tempos para 1 va ra ra ra va 15 montado DLL LL assíncrono de 3 1 toca va va va o estágios. odo 001 10 o11 100 1 É QA og ac fe) o o o EX : rá o & Vec ss eh Srs ah Hs Q E | Jo CLK CLK cLK CLK —Kera) MKcoral Kona) MKcnra CLR Fig. 3 - Um contador assíncrono de 4 estágios. 62 Gg HJ of » HJ af » o cik > CLK > * ar a Dl * ar à Dl ee + 4 CIR UP/DOWN o Fig. 10 - Contador UP/DOWN divisor por 8. decrescente. Assim, o que faze- mos é colocar um circuito seletor nes- sas saídas, de tal modo que ele colo- que a saída Q de cada flip-flop na entrada de clock do seguinte, quan- do a contagem deve ser progressiva, e coloque a saída /Q na entrada do seguinte, quando na contagem descrescente. Três portas NAND para cada estágio podem fazer isso a par- tir do sinal de comando UP/DOWN. 9.4 - CONTADORES SÍNCRONOS Sincronizar a contagem por um clock único aplicado a todos os está- gios não é apenas uma necessidade dos circuitos mais complexos, princi- palmente, os usados em Informática e Instrumentação. O sincronismo de todos os estági- os pelo mesmo clock tem ainda van- tagens operacionais importantes. Conforme vimos, nos contadores assíncronos, os tempos de comuta- ção dos flip-flops influem no funcio- namento final do circuito, pois eles são cumulativos. Em outras palavras, cada estágio precisa esperar o anterior completar a operação antes de iniciar a sua. Usando lógica sincronizada, ou seja, um contador em que todos os estágios são sincronizados por um clock único, este problema não existe e podemos ter contadores muito mais rápidos, na verdade, contadores cuja velocidade independe do número de etapas. Para mostrar como isso pode ser feito, vamos tomar como exemplo o circuito da figura 11. Este circuito utiliza flip-flops tipo J- K ligados de uma forma denominada PARALLEL CARRY. Nesta forma de ligação, J e K do primeiro flip-flop são mantidas no ní- vel alto por meio de um resistor liga- do ao positivo da alimentação (Vcc). Fig. 11 - Contador síncrono do tipo Parallel Carry qB qc s 5 z Q resmas Assim, o primeiro flip-flop muda de estado a cada pulso de clock. No en- tanto, J do segundo flip-flop está liga- do à saída Q do primeiro. Isso signifi- ca que o segundo flip-flop só mudará de estado quando o primeiro flip-flop for ressetado, ou seja, a cada dois pulsos de clock. Da mesma forma, com o uso de uma porta AND, o terceiro flip-flop só vai mudar de estado quando as saí- das Q do primeiro e segundo flip-flop forem ao nível 1, ou seja, a cada 4 pulsos de clock. Para 4 bits, utilizando 4 estágios, podemos usar o circuito mostrado na figura 12. Um problema que ocorre com este tipo de configuração é que a partir de 3 estágios, a cada estágio que acres- centamos no contador devemos adi- cionar uma porta AND cujo número de entradas vai aumentando. Assim, para 4 estágios, a porta deve ter três entradas, para 5 estági- os, 4 entradas e assim por diante. Uma maneira de não termos este problema consiste em usar uma con- figuração diferente de contador apre- sentada na figura 13 e denominada RIPPLE CARRY. Neste circuito as portas usadas sempre precisam ter apenas duas entradas, o que é importante para a implementação prática do contador. No entanto, como desvantagem deste circuito, temos uma limitação da velocidade de operação, pois como o sinal para os estágios vem da porta anterior, temos de considerar seu atraso. 65 | 9.5- CONTADORES SÍNCRONOS PROGRAMÁVEIS Da mesma forma que no caso dos contadores assíncronos, também é necessário, em determinadas aplica- ções, fazer a contagem até valores que não sejam potências de 2. A divisão ou contagem por outros valores pode ser feita com a ajuda de portas ligadas de modo a “sentir” quando um determinado valor é al- cançado, ressetando então todos os flip-flops. 9.6- CONTADORES TTL Utilizando portas lógicas e flip- flops podemos implementar contado- res que contenham ou façam a divi- são de um sinal de entrada por qual- quer valor. No entanto, na prática, podemos contar com muitos circuitos integrados em tecnologia TTL que já contenham estes circuitos completos num único chip e até com recursos que permitam alterar seu funciona- mento de modo a ser obtida a conta- gem até um determinado valor. A seguir veremos alguns dos prin- cipais circuitos integrados contadores em tecnologia TTL. a) 7490 - Contador de Década Este é um dos mais populares dos contadores TTL e contém em seu in- terior quatro flip-flops já interligados de modo a funcionar como divisores por 2e por 5. Isso significa que esses divisores podem ser usados para re- sultar num contador até 2 e num con- tador até 5, e em conjunto, num con- tador até 10. Na figura 14 temos a disposição dos terminais deste circuito integra- do. Este circuito pode ser usado de três formas diferentes, sempre com as entradas RO(1), RO(2), R9(1) e R9(2) aterradas: Quando ligamos a entrada B à saída QA e aplicamos o sinal de clock à entrada A, o circuito funciona como um contador BCD, ou seja, conta até 10, com as saídas em decimal codifi- cado em binário apresentadas nos pinos QA, QB, QC e QD. Esta ligação é mostrada na figura 15. CursosVirtuais.net A tabela verdade para os pulsos aplicados na entrada neste modo de funcionamento será: Pulso QD QC QB QA Quando ligamos a saída QD à entrada A e aplicamos o sinal de clock à entrada B, teremos o circuito funci- onando como um divisor de frequên- cia por 10 simétrico. Teremos na saí- 0 0 0 o 0 da QA um sinal quadrado (ciclo ativo 1 0 0 0 1 de 50%) com 1/10 da frequência do 2 0 0 1.0 clock. 3 0 0 14 Este modo de funcionamento tem 4 0 1 o 0 as ligações mostradas na figura 16. 5 0 1 0 1 Finalmente, quando quisermos 6 0 1 1.0 usar o circuito como divisor por 2 ou 7 0 1 1/1 por 5, independentes, não é preciso 8 1 0 o 0 ligação externa alguma. 9 1 0 0 1 O sinal aplicado em CLK1 tem a frequência dividida por 2 e o sinal vec oa “pg [oro aD o 2 o RX 1) q J om |s SM dy q z CLK PH CLK PA CLK rh CLK ê 5 “ma “amada tia al: CLK Fig. 12 - Contador L] síncrono de 4 estágios do tipo Parallel Carry. Voc oa Op [ero) oD o 2 RX 1) q J SM du q CLK CLK CLK “ma fcma “ma Fig. 13 - Contador RIPPLE CARRY de 4 estágios. 66 ENTA 2) ncQA OD | QBOC À e À e e À DID 14 13 12. 1110 9 8 E g ) 7480 e Ê 1234587 TOTAL ENTB R2 A NOT Ro ho 9 MD 4 Do SET a 9SET 9SET BSET +5v Fig. 14 - 7490 - Contador de décadadivisor por 10. aplicado no CLK2 tem a frequência dividida por 5. Na opera- ção normal as entradas RO(1) e RO(2) devem ser mantidas no nível baixo. b) 7492 - Contador-Divisor por 12 Este circuito integrado contém quatro flip-flops ligados como um divisor por 2 e um divisor por 6 que podem ser usados de maneira inde- pendente. A pinagem deste circuito integra- do TTL é mostrada na figura 17. O disparo dos flip-flops ocorre na transição do sinal de clock do nível alto para o nível baixo. Para ressetar o contador para 0000, basta aplicar o nível lógico 1 nas entradas RO. Existem três modos de operação para este circuito integrado: Como contador até 12, basta ligar a saída QA à entrada B. O sinal de clock é aplicado à entrada A. Saida Simétrica JUL o ao aa É DIO 14 15 121110 9 8 z 5 D 7490 g 123 456721 TI Entrada Clock Tn + Fig. 16 - Divisor por 10 simétrico. Q resmas A tabela verdade para este modo de operação será: Entrada QD QC QB QA 0 0 0 0 0 1 o 0 0 1 2 o 0 1 0 3 o 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 o 0 0 9 1 o 0 1 10 1 0 1 0 1 1 0 1 1 Na segunda forma de operação, ligamos a saída QD à entrada A. O circuito funcionará como um divisor si- métrico de frequência. A frequência do sinal de clock aplicado à entrada B será dividida por 12 e o sinal terá um ciclo ativo de 50%. Na operação sem nenhuma liga- ção externa, o sinal aplicado à entra- da A terá sua frequência dividida por 2 e osinal aplicado na entrada B terá sua frequência dividida por 6. 9.7 - CONTADORES E DIVISORES CMOS Temos ainda diversos circuitos in- tegrados em tecnologia CMOS con- tendo contadores e divisores. A seguir veremos um dos mais im- portantes. Na operação normal, contando até 10, as entradas RST e EN devem ser mantidas no nível baixo. Levando-se a entrada RST ao ní- vel alto, o contador é ressetado. Se a entrada EN for levada ao nível alto, a contagem é paralisada. Na figura 18 temos as formas de onda deste contador, mostrando de que forma em cada instante temos sempre apenas uma saída no nível alto. Como em todos os circuitos CMOS, a frequência máxima de con- tagem depende da tensão de alimen- tação. Para 10 V, a frequência máxi- ma é da ordem de 5 MHz. Clock Q, QB sam o É SS | | Leleo, 14 1312 1109 8 D 7490 1234567 L Fig. 15 - Contador Bco. com 0 7490. (sheIsIm/am) 4018 - Contador/Divisor Por N Este circuito integrado, que será melhor analisado na próxima lição, pode fazer a divisão ou contagem de pulsos em valores até 10 programa- dos pelas ligações externas. Sua pinagem é mostrada na figu- ra 19 e seu uso será visto posterior- mente. QUESTIONÁRIO 1. Que tipo de contador tem cada estágio controlado pelo anterior, com o sinal de clock aplicado apenas ao primeiro estágio? Síncrono Assíncrono Ripple Counter a b c d) Contador de década ENT, ré NO SA Op rm 8 14 E 12 — 9 D 7ago (E RSI) Fig. 17 - 7492 - Contador/divisor por 12. +5v 67 tar. Por exemplo, um contador de módulo 8 é um contador que pode contar até 8 ou dividir uma frequência por valores até 8. Se o contador tiver um módulo fixo, ele só pode dividir por este valor. No entanto, se o contador tiver um módulo variável, poderá dividir ou con- tar valores de 2 até este valor n. Con- forme estudamos na lição anterior, o valor máximo até onde um contador pode ir é dado pelo número de flip- flops usados, verifique a figura 3. b) Peso - num contador com saí- das nos diversos flip-flops, a saída de cada um tem um certo “peso” na de- terminação do valor binário obtido na contagem. Assim, para o circuito da figura 4, a saída QA tem peso 1, pois ela só pode variar entre O e 1. A saída QB por outro lado, tem peso 2, pois re- presenta valores entre 0 e 2. Atercei- ra saída (QC) tem peso 4, podendo significar valores O ou 4 da contagem, enquanto que QD tem peso 8, signifi- cando valores 0 ou 8, conforme este- ja no nível baixo ou alto. Assim, conforme vimos pelas ta- belas verdade dos contadores, os ní- veis destas saídas dão o valor em bi- nário da quantidade de pulsos de en- trada contados. c) Decodificação - alguns conta- dores que estudamos, como o 4017, possuem saídas decodificadas, pois elas não correspondem a valores em | | | | Y Ga OB Ac ID |] nnm Figura 5 - Dois contadores "cascateados" para obtenção de módulo maior. Por este circuito o módulo é 16 x 16 = 256. Pesos 16 32 64 128 Q4 OB OC Ap (MP/D GI-1005) 80 Hz 6Hz 1Hz 05 «6 | nn nan sun (MID 6 10/08) Figura 6 - Um divisor de módulo 10 em cascata com um módulo 6 resulta num divisor de módulo 60. Figura 3 - O módulo de um contador depende do número de estágios usados. 2 2º 2º TULL, FR FF2 Fra FF4 n4——p móduo2)-po* 16 (MEDE . 10/08) Pesos Figura 4 - Pesos das saídas de um cá '8) 2) 4) contador. em alguns casos temos Q1, 02, ga & & do Q4 e Q8 em lugar de QA, QB, QC e QD. JUL » Fm Fra FF3 Fra (MPIDIGIAQIOA) binário, mas sim representados de outra forma. No caso do 4017, a saída é decodificada para 1 de 10, no sentido de que apenas uma delas está no ní- vel alto para cada número da conta- em. d) Cascateável - A ligação em cas- cata ou um após outro é importante quando desejamos fazer a contagem até valores que um único circuito inte- grado não alcance. Assim, dizemos que os contadores são “cascateáveis” quando podem ser ligados da forma indicada, mostrada na figura 5. Quando ligamos contadores em cascata, o módulo final obtido passa a ser o produto dos módulos dos con- tadores associados. Por exemplo, li- gando um contador/divisor de módulo 10 em cascata com um de módulo 6, obtemos um contador/divisor de módulo 60, figura 6. Esta é uma configuração muito usada em relógios digitais que produzem um pulso por segundo (1 Hz), dividindo a frequência da rede (60 Hz) por 60. 10.2 - CIRCUITOS PRÁTICOS Daremos a seguir uma série de circuitos práticos de divisores usan- do circuitos integrados TTL e CMOS, que podem ser usados em projetos em que se deseja fazer a divisão ou contagem em diversos módulos a partir de 2. a) Divisor por 2 Os dois circuitos mostrados na fi- gura 7, com base nos circuitos inte- grados TTL 74107 e 7474, que con- tém flip-flops J-K e tipo D, fazem a di- visão da frequência de entrada por 2. Observe que o primeiro circuito dispara na transição negativa do si- nal de clock, enquanto o segundo dis- para na transição positiva do sinal de clock. +5V f Tu K a) disparo na transição negativa Figura 7 - Divisores/Contadores de módulo 2. CursosVirtuais.net TJATA D apê f CLK E As ahé L — ê bj disparo na transição * postva eg'0 flops TTL e portas são mostrados a seguir. O primeiro, mostrado na figu- ra 8, usa dois flip-flops do 74107 e uma porta NAND 7400. anterior, consistindo num contador decodificado com saída 1-de-3. e faz uso do mesmo circuito integra- do 74107 e duas portas NOR do 7402. uma saída simétrica, ou seja, com ci- clo ativo de 50%. práticos que permitem fazer a divisão ou contagem até 4. Todos eles se ba- seiam em circuitos integrados TTL comuns, que já estudamos na lição anterior. CMOS, temos diversas possibilidades de implementar divisores de fre- quência ou contadores de módulo 5. b) Divisores por 3 Divisores por 3 com base em flip- Este circuito foi estudado na lição O segundo é mostrado na figura 9 Este circuito se caracteriza por ter c) Divisores por 4 Na figura 10 temos três circuitos d) Divisores por 5 Usando circuitos integrados TTL e 1 91 saídas Figura 8 - Contador/divisor de decodf.cadas módulo 3 - com saída tdés decodificada. oa 7400 Z4107 3 a J Q otB CLK PI CLK E f 3 = = B K a K â 2 s 74107 8 7402 Figura 9 - Contador/ divisor de módulo 3. +5V +5v J q alo q ta CLK CLK saída 1 K a K a 743 7473 a) Ripplefassíncrono +5V o a J ato º tá saída nº al! Q ta CLK CLK saída Li tK õ K a TAT3 7ar3 (MPIDIGH! c) Síncrono tipo anel Figura 10 - Contadores/divisores de módulo 4. oro) (MP/DIGI 10/09) 7402 CursosVirtuais.net Quatro destes circuitos são mostrados nafigura 11. Observe que o circuito 7490 é usado de forma dire- ta, pois, como vimos, ele já possui internamente um divisor por 5. Este circuito tem algumas desvantagens que podem ser superadas com o uso de versões mais modernas como o 74290 e 74293. O circuito com o 4018 é interessante, pois este com- ponente é um contador “pro- gramado”. Basta aplicar nas entradas de programação (L) o número na forma binária para o qual se deseja fazer a divisão. Por exemplo, para dividir por 5 (0101), basta levar as entradas L, e L, ao nível bai- xo e as entradas L e L, ao nível alto, pois este circuito é um “down counter”. Observe no caso do 8281, que é necessário o uso de um par de resistores na entrada para a sua po- larização. e) Divisores por 6 Na figura 12 damos quatro contfi- gurações com apenas um circuito in- tegrado cada uma, que podem ser usadas para fazer a contagem de módulo 6. Novamente encontramos o 4018, que apenas recebe a programação apropriada nas entradas L, conforme vimos no caso anterior e o 7490, que é bastante versátil neste tipo de apli- cação. As características obtidas em cada caso são especificadas junto ao circuito correspondente. Observe também os tipos de si- nais usados para fazer o chaveamen- to de cada configuração, já que algu- mas disparam com a transição positi- va do sinal de clock, enquanto outras disparam com a transição negativa do sinal de clock. 71 (a) Saída so 13.12 Ir Li ia 7490 CLK ClK o q 929 LD Og La Ly Q1 25 *SSETSETNC SETSET aterrar pi clear ) + Saída 15 ijigli2] 1110 9 8 14 DIDI. Lo RST Og Lg Lo Qp CURI “2 (by e2so T7 2455 L 7 25d ent (air r +5V Ent Ent +8v BY tlm 15 15 [e | | o, a E 1d 15 1413) 42) aa)i0[ o dare 11109 Je [mi fm ! EPL AS o Ig la OQ Ly R + La ta RST Og Qo CL] BUS ST 2 D sosmors D B281 Os Lg LD G Ly ck Oy CLK 1DQ4 La Ly Op «8 B ê ã T 1 7 TI 470 pr 22k9 (a Figurati - Contadores/ divisores de módulo 5. Figu Cont divisores de módulo 6. (a) +8V aterrar p/CLEAR Saída mislel mio 8 t6 Ann Saída (b) te 14 13 12 11 8 DIDI [CLK 2 D g288 D CLK CLK 1DQ4 L4 Ly Qy «8 RST Og Lg Lo Gg CR G1 02 +2 7492 (MPIDIGI-0N) Ga 08 o 0 SETSET ra 12 - tadores/ Ent. saída teo Ent. aj 13 ojos | alisa of +5V +! 2 TIEITT 7224557 Tº E: E 7 mta 1 +5V 18 ey saída *9” |pr CLEAR nelis sab 13/12] vlio 9 Ó à aterrar CIk 208 Q04 q, RAL Ú a Lg 4 la D ser 7480 cê D BUS 4016/4018 CLK 1º RST 2, eis | 0 y 9 25 YSET SET TT Og Lg LD G Lj Y Ato T 73 7516 TITITITITO E 456 +45VO TI (0) Ent. Q T , i ta & a fe CursosVirtuais.net f) Divisores por 7 A divisão ou contagem em módulo 7 pode ser feita basicamente com os mesmos circuitos que usamos para o caso do módulo 6. Estes circuitos são mostrados na figura 13. Veja que neste caso, em dois de- les, precisamos usar portas externas para obter a divisão pelo módulo de- sejado. Um tipo de funcionamento interes- sante é o usado no caso do 4018, que conta regressivamente. Neste circui- toele conta a partir de 7 até 0e quan- do chega ao zero, salta novamente para 7, recomeçando a contagem. Para o 74161, temos também uma modalidade de funcionamento bas- tante interessante: este circuito come- ça a contagem em 8 e vai até 15. Quando ele chega a esta contagem, o circuito recomeça, mas do pulso 8, de modo que no fundo temos a divi- são por 7 como desejado. Observe também o tipo de sinal de disparo de cada um dos tipos e as principais características indicadas junto a cada configuração. 9) Divisores por 8 Na figura 14 temos quatro circui- tos de contadores/divisores de módulo 8 usando circuitos integrados TTLe CMOS. Em cada bloco temos otipo de dis- paro do circuito. Assim, temos três configurações em que o disparo ocorre na transição negativa do sinal de clock e um cir- cuito em que esse disparo ocorre na transição positiva. Nas aplicações práticas, é muito importante observar qual é o tipo de sinal que fará o disparo, principalmen- te, nas que operam com lógica sin- cronizada. Para os circuitos integrados 8281 e 7493, a contagem até 8 é normal, pois esses consistem em divisores com este módulo. No entanto, para o 8280 é preciso fazer uma programa- ção. Assim, ele conta de O até 8 e quando chega em 8, volta novamen- teazero. h) Divisores por 9 Os circuitos contadores/divisores com módulo 9 são mostrados na f i- gura 15. 72 + bastante os projetos que fazem seu uso. Para os demais, temos como des- taque o que faz uso do 74161 e 8288 que necessitam de portas externas. k) Divisores por 12 Quatro configurações de divisores por 12 são mostradas na figura 18. Duas delas comutam na transição negativa do sinal de clock, enquanto Ent. 14/13 12/11 19) nom saída tAz 9a É 14] Sta pia (oo 8 saída tn12 CIK GG» 7492 (MPIDIGI 10/18) OM Og HST Og Er Ta E GR 8288 0 CLK LD O4 L4 Ly Oy :6 Figura 18 - Contadores/ divisores de módulo 12. (a) LITLILT 23 4 5/6 1 des pf CLEAR de 14 13 12 [a É Co Q1 02 03 O4 TLD SH ss, saídas D 74161 AD [CLRCLKÍS [5 L5 Lo Lg 4 P ml Er que outras duas comutam na transi- ção positiva. Observe que apenas uma delas, a que faz uso do circuito integrado 74161, necessita de um in- versor externo. 1) Divisor por 13 A divisão pelo módulo 13 pode ser feita com os dois circuitos mostrados na figura 19. A mais simples é a que faz uso do contador regressivo 4018, que tem a programação digital para este valor nas entradas correspondentes. A uti- lização do 8281 tem por desvantagem a necessidade de alguns componen- tes externos adicionais. m) Divisor por 14 A divisão por 14 pode ser feita pelos circuitos integrados 8281 e 74161 na configuração mostrada na figura 20. Veja que nos dois casos precisa- mos usar duas funções externas para Figura 19 - Contadores/ (ay divisores de módulo 13. Ento +5Vi =| saída 3, 14/13] sa do o 9 8] DCI RSTGg Lg Le Gp CLR 2 8281 LD Q4 Lg Ly Oy cLK 123 5 67 1k9 B2k0 +5v 470pF (b) TF saída O] ta, Ent +5V dio tjiol a LI RST Og Lg Lo Gp CLK + D Bes1 CLK LD Og L4 4 Q1 26 [ESA 740 (MP/DIGI-0R0) saída Ed 4 Pina 1413 12 Dr To Q1 Op 0304 TLD SIR saídas D 74161 tOAD | GLRCLKÍV LG Lg 4 Pp TE Figura 2%. “ entadoresidhisores de módulo 14. fe CursosVirtuais.net 75 obter o módulo desejado. Um dos cir- cuitos opera com a transição positiva do sinal de clock, enquanto o outro opera com a transição negativa do sinal de clock. n) Divisão por 15 A divisão/contagem até 15 pode ser feita com os circuitos mostrados na figura 21. Com o uso do 4018 temos a con- figuração mais simples, já que não precisamos de nenhum componente externo, mas tão somente programar as entradas de programação para di- vidir pelo módulo desejado. Já com o uso do 74161 (TTL) precisamos usar um inversor externo. Os dois circuitos operam com a transição positiva do sinal de clock. Em se necessitando de uma opera- ção com a transição negativa, basta agregar um inversor na entrada. o) Divisão por 16 A divisão pelo módulo 16 é relati- Figura 21 - Contadores/ divisores de módulo 15. (MP/DIGI 10/21) vamente simples, pois se trata de va- lor normal para 4 flip-flops ligados em cascata. Assim, conforme observa- mos na figura 22, as configurações de divisores/contadores com este módulo são relativamente simples. Os quatro divisores/contadores possuem saídas com pesos 1-2-4-8 saída 16 14 tea El 19 do sel, saída Ir + Aida 10) é (MPIDIGI-0/22) Rar 6 E Er Go GLKI CIK 4 08 E a =2 =2 D 8201 7483 CLK CiK o 0 LD Q4 L4 Ly Qy «8 8 SETSEI LT LT 1/2] 3] 4 T 7 pí CLEAR +5V 18] 15 14 13 42 jo INICIO = TT inter, +5V Figura 22 - Contado- (b) res/divisores de módulo 16. saída tn6 4018 D Co 0102 0304 TLD Tso Ents CursosVirtuais.net acessíveis, o que pode ser muito im- portante nas aplicações em que se deseja a função de contador. Dois dos circuitos operam com a transição positiva do sinal de clock, enquanto que outros dois operam com a transição negativa do sinal de clock. QUESTIONÁRIO 1. Um contador binário tem 4 está- gios. Seu módulo de contagem é: so oo aj2 ) 4 ) 8 ) 16 2. Ligando em cascata um divisor de frequência por 4 e um divisor por 12 obtemos um circuito capaz de divi- dir a frequência por: a)8 ) d) 48 e)24 3. Num contador temos saídas de pesos 1-2-4-8. Aplicando um sinal de 160 Hz na entrada deste contador, qual será a frequência do sinal obtido na saída de peso 4? a) 20 Hz b) 40 Hz c) 80 Hz d) 160 Hz Respostas: 1-d,2d, 3-a, E (ig-s0) 76 LIÇÃO 11 COMO FUNCIONAM OS REGISTRADORES DE DESLOCAMENTO (SHIFT-REGISTERS) Na lição anterior estudamos al- guns divisores/contadores binários especiais capazes de fazer a divisão por qualquer módulo fixo ou programável. Vimos na ocasião que cada módulo permitia ter diversas configurações usando circuitos inte- grados comuns. Também estudamos divisores programáveis capazes de dividir uma frequência ou fazer a con- tagem em qualquer módulo, circui- tos de grande utilidade em muitos pro- jetos de Eletrônica Digital. Um ele- mento de grande importância nos pro- jetos de equipamentos digitais é o registrador de deslocamento ou shift- register. Os shift registers nada mais são do que o resultado da utilização de flip-flops de uma forma especial, eles são o tema desta lição. 11.1 - O QUE É UM REGIS- TRADOR DE DESLOCAMENTO Um registrador de deslocamento ou “shift-register”, como também é chamado pelo termo em inglês, con- siste num conjunto de flip-flops que podem ser interligados de diversas formas, como, por exemplo, as apre- sentadas na figura 1. Estes circuitos podem deslocar uma informação (bit) aplicada na en- trada de uma posição a cada pulso de clock. Por exemplo, o bit 1 aplica- do na entrada aparece na saída do primeiro flip-flop no primeiro pulso de clock, depois desloca-se, aparecen- do na saída do segundo flip-flop no Q resmas Ent. Saida E serial Segial pm —s SL... ID SS FF4 FF2 FF3 Prq [ CLK [ CLK [ CLK T CLK JL a) Com Flip-Flops tipo D Saída serial o J Q J q J —o c FF1 Ho Fr2 Ho FF3 K q Ka K o 4. b) Com Flip-Flops JK Fig. 1 - Registradores de deslocamento com fiip-flops D e J-K. segundo pulso de clock e assim por Clock diante, até aparecer na saída do final pulsos 1 º o 0 da sequência, figura 2. JT — — Na configuração mostrada na figu- J ra 1 (a), cada flip-flop tipo D tem sua 0 saída conectada à entrada do flip-flop 0 1 o o seguinte e todos eles são controlados — E | — pelo mesmo CLOCK. ; 1 Para entender como funciona este 0 0 1 o circuito, vamos partir da situação ini- A | 1 =» cial em que todos eles estejam desativados ou com suas saídas Q no »— 4 [LJ nível baixo. o Fig. 2 - Deslocamento dos bits Inicialmente vamos aplicar à en- pelos flp-flops do registrador. trada de dados um nível alto (1). Con- forme podemos ver, esta entrada é feita pela entrada J do primeiro flip- flop (FF). Com a chegada do pulso de clock a este flip-flop, ele muda de estado e com isso “armazena” o pulso aplica- do à entrada, o qual aparece em sua saída depois de um curto intervalo de tempo. Veja que este sinal é armazenado com o flanco positivo do sinal de clock, quando então o nível alto deve estar presente na entrada do flip-flop. O in- tervalo de tempo que decorre entre a 77 entregando-os depois em série ou paralelo. Nos computadores, esta configu- ração é bastante usada tanto na con- versão de dados de portas como nas próprias memórias e outros circuitos internos. E interessante observar que na configuração que tomamos como exemplo, em que são usados 4 flip- flops, os bits armazenados seguem uma determinada ordem. Assim, quando representamos o número 5 (0101), cada um dos bits tem um valor relativo, que depende da sua posição no dado, conforme já estudamos em lições anteriores. bit 0 1 0/41 valor 8 4 2 1 nodado 8x0 4x1 2x0 1x1 total 0+ 4+ 0+ 1= 5 MSB LSB MSB significa bit mais significati- vo, ou seja, de maior peso, enquanto que LSB significa bit menos significa- tivo ou de menor peso. Estamos trabalhando com dados de 4 bits, e não 8, como é comum nos computadores, obtendo assim o “byte”, para maior facilidade de enten- dimento. Ligando então 4 flip-flops de modo a obter um shitf-register, como obser- vamos na figura 10, entrando com os dados de tal forma que o bit menos significativo (LSB) seja o primeiro, óEnt. dEnt. "| E "| ac Load Á A o DPRQ DPRaQ D PRQ Serial IN FF, FF2 FF3 CLK CLK CLK Clock [| [1 | [TT = B c Fig. 8 - Shiftregister tipo PIPO (Parallel-IN/Parallel-OUT). dEnt. depois de 4 pulsos de clock, ele vai aparecer, na saída do último flip-flop. Da mesma forma, se o shift- register for carregado em paralelo, o bit menos significativo (LSB) deve entrar no último, de modo que na lei- tura ele seja o primeiro a sair. 11.4- SHIFT-REGISTERS OU REGISTRADORES DE DESLOCAMENTO INTEGRADOS Podemos encontrar registradores de deslocamento nas famílias TTL ou CMOs. Vamos dar alguns exemplos de circuitos integrados comuns que podem ser usados em projetos, ana- lisando suas principais características. 7495 - SHIFT-REGISTER DE4BITS (Da esquerda para a direita - en- trada e saída em paralelo) Este circuito integrado TTL pode operar de duas formas: Shiftou Load. Na figura 11 temos sua pinagem. Para operar no modo shift, basta colocar a entrada Mode no nível bai- xo. Uma transição do nível alto para o nível baixo na entrada de clock SRT movimenta os dados de uma etapa para a direita. Uma transição do nível alto para o baixo na entrada SLT movimenta o dado no sentido inverso. É interessante observar que este circuito usa dois clocks, um para D: nt IN/ 4 INZ LJ] 1] dir D q D Q D q FF. FF: FF: Glock - t 2 3 r CLK CLK R CLK — Lefy Right Fig. 9 - Shift-register bidirecional. CursosVirtuais.net so Shift Register Fig. 10- A ordem de entrada é a ordem de saída. movimentar os dados para a direi- ta e outro para a esquerda. No modo Load, esta entrada deve ir ao nível alto, e a informação carre- gada nas entradas LA, LB, LC e LD entram no circuito na transição do ní- vel alto para o baixo da entrada de comando na entrada shift-left (SLT). A frequência máxima de operação de um 7495 standard é de 36 MHz. Velo- cidades maiores de operação podem ser conseguidas com os tipos LS. 74164 - SHIFTREGISTER DE8SBITS (Entrada serial, saída paralela) Na figura 12 temos a pinagem des- te shift register TTL. Este circuito pode ser usado na configuração de serial-in/serial-out ou serial in/parallel-out ou seja, entrada e saída de dados em série, ou entra- da de dados em série e saída em pa- ralelo. Na operação normal, uma das sa- ídas seriais é mantida no nível alto e os dados são aplicados à segunda entrada serial. A entrada Clear é mantida no nível alto e a cada pulso do nível baixo para o alto do clock, os dados movem-se de um estágio no circuito. O conteúdo do shift pode ser zerado levando-se a entrada clearpor um instante ao nível baixo. Afrequência máxima de operação deste circuito na série Standard é de 36 MHz. 74165 - SHIFT-REGISTER DE8SBITS (Entrada Paralela, saída serial) Este circuito integrado TTL contém um shift-register de 8 bits com entra- da paralela e saída de dados serial. A pinagem é mostrada na figura 13. Q resmas +5W Shift 1 d, 13 12 n 10 8 = m — =— m = QA qB Qc QD SRT SLT Saídas D 7495 Load SIN LA LB LC LD MODO tT= t= = T=r Tr = Entrada 4 2 3 4 5 6 L serial Fig. 11 - Shift-register de 4 bits (PIPO). Para operação normal EN deve fi- car no nível baixo e LOAD no nível alto. Nestas condições, os dados são deslocados um estágio na transição positiva do sinal de clock. Quando a entrada LOAD é levada ao nível baixo, o conteúdo das entra- das de A até H é carregado no regis- trador. Fazendo EN=0 e LOAD=1 os da- dos são deslocados uma etapa no cir- cuito a cada transição positiva do si- nal de clock. A última etapa do circui- to dispõe de um acesso para a saída complementar. Damos a seguir alguns registrado- res de deslocamento da família CMOS. 4014- SHIFT-REGISTER ESTÁTICO DE 8 BITS (Entrada paralela e saída em série) Este circuito integrado CMOS tem a pinagem mostrada na figura 14. Um controle série/paralelo contro- la a entrada e habilita as etapas indi- viduais de cada um dos 8 estágios. As saídas Q são disponíveis nos es- tágios 6, 7 e 8. Todas as saídas po- dem fornecer ou drenar a mesma in- tensidade de corrente. Quando a entrada de controle pa- ralelo/série está no nível baixo, os dados são deslocados pelo circuito a cada transição positiva do sinal de +5V tal 13 12 11 10 9 8 m m am = a m QH QG ar QE e CLK D 74164 SIN SIN QA as ac fojo) = tr T= = = Tr 1 2 3 4 5 6 L Fig. 12 - Shift-register de 8 bits (SIPO). +5V d, 15 14 13 12 1 10 9 FS — US — A — RN EN D c B A SN Sot D 74165 D ck E FF Ga H TI "2" 1 2 3 4 5 6 7 sl Fig. 13 - Shiftregister de 8 bits (PISO). 81 clock. Quando a entrada de controle está no nível alto, os dados são apli- cados a cada etapa do shift-register com a transição positiva do clock. Afrequência máxima de operação deste tipo de circuito depende da ten- são de alimentação. Para uma alimen- tação de 10 V, esta frequência é da ordem de 5 MHz, caindo para 2,5 MHz com uma alimentação de 5 V. 4015 - DOIS SHIFT-REGISTERS DE4BITS (Entrada serial, Saída paralela) A pinagem deste circuito forneci- do em invólucro DIL de 16 pinos é mostrada na figura 15. Neste circuito integrado encontra- mos dois shift-registers que podem ser usados de modo independente. Na operação normal RST deve ser colocado no nível baixo. Levando esta entrada ao nível alto, o circuito resseta o shift-registercorresponden- te, levando todas suas saídas ao ní- vel lógico O. Os dados são deslocados a cada transição positiva do pulso de clock. Para uma alimentação de 10 V, a frequência máxima de operação é de 5 MHz, caindo para metade com ali- mentação de 5 V. 4021 - SHIFT-REGISTER DE8SBITS (Parallel in, Serial out) Este circuito integrado, cuja pinagem é mostrada na figura 16, é semelhante ao 4014. A diferença está no fato de que a carga (LOAD) pode ser feita de forma assíncrona. Isso significa que esta entrada independe do sinal de clock. QUESTIONÁRIO 1. Para obter um registrador de deslocamento, o que devemos fazer com um circuito divisor/contador digi- tal? a) Aterrar suas saídas comple- mentares b) Inverter suas saídas normais c) Ligar sua saída à entrada d) Não utilizar o sinal de clock Q resinas +3a+15V Fig. 14 - Shift-register de 8 bits (PISO). 16) 15 14 13 12 1 10 9 — a — O — A — O A G F E QG SIN CLK LD D 4014 H or QH D c B A TE pp 1 2 3 4 5 6 7 sl +3a+15V. Fig. 15 - Dois Shift-registers de 4 bits (PISO). 1d, 15 14 13 12 1 10 9 Doo IN2 RSTz 204 20B 20C 10D CLKi D 4015 CLk2 20D 10C 10B 10A RST4 IN TI" 1 2 3 4 5 6 7 8 +32 +15V Fig. 16 - Shiftregister de 8 bits (PISO). 1d) 15 14 13 a 11 10 9 Doo G F E QG SIN CLK LD D 4021 H qr QH D c B A TE pe 1 2 3 4 5 6 7 sL 2. Num shift-register do tipo SISO temos que característica: a) A entrada e a saída são seriais b) A entrada e a saída são paralelas c) A entrada é serial e a saída parale- la d) A entrada é paralela e a saída serial 3. A conversão de sinais Serial/ Paralela pode ser feita por qual tipo de shift-registe”? 4. Para obter um contador Johnson que tipo de ligação fazemos num re- gistrador de deslocamento? a) Aterramos suas saídas comple- mentares. b) Ligamos a saída complemen- tar do último estágio à entrada do pri- meiro. c) Ligamos o CLEAR à entrada do primeiro estágio. d) Ligamos o CLEAR à saída com- plementar do último estágio. = ap qe eg OL sejsodsou 82 Fig. 7 - Um mux com portas TTL. d) Decodificador BCD para 7 segmentos Um tipo de decodificador muito usado nos projetos que envolvem Ele- trônica Digital é o que faz a conver- são dos sinais BCD (Decimais Codifi- cados em Binário) para acionar um mostrador de 7 segmentos. Podemos formar qualquer algaris- mo de 0 a 9 usando uma combinação de 7 segmentos de um mostrador, observe a figura 8. Assim, se quisermos fazer surgir o algarismo 5, bastará “acender” os segmentos a, c, d, f, 9. veja a figura 9. Como os sinais codificados em binário não servem para alimentar di- retamente os mostradores, é preciso contar com um circuito que faça a conversão, verifique a figura 10. o a Fig. 8 - Algarismos com 7 34561 E Md» Fig. 10 - Como usar um decodi segmentos. qn) Decodificador a: Display a b Contador |S2 Entradas | BcD |O BCD a Qs5 f L Entrada ificador BCD para 7 segmentos. Alfa numérico 7 [8] ID» TD» Matriz de pontos 5x9 Fig. 11 - Tipos de displays. CursosVirtuais.net oo ao a f + 1 o 9 - Acionando um display e para formar o algarismo 5. “a os ; Este tipo de circuito decodificador conta com 4 entradas, por onde entra a informação BCD e 7 saídas que correspondem aos 7 segmentos de um mostrador que irá apresentar o dígito correspondente. A combinação de níveis lógicos aplicada às entradas produzirá níveis lógicos de saída que, aplicados aos segmentos de um mostrador, fazem aparecer o dígito correspondente. E preciso levar em conta que nes- te tipo de circuito, os segmentos de um mostrador podem ser ativados quando a saída vai ao nível alto ou quando a saída vai ao nível baixo. Isso dependerá do tipo de display, o que será estudado no item seguinte. 12.2- DISPLAYS Um display é um dispositivo que tem por finalidade apresentar uma informação numa forma que possa ser lida por um operador. Podemos ter displays simples que operam na forma digital como sequências de LEDs, displays que apresentam números (numéricos), e displays que apresentam também símbolos gráficos (letras e sinais) de- nominados alfa-numéricos semelhan- tes aos mostrados na figura 11. Alguns mais sofisticados podem até apresentar imagens de objetos ou formas, como os usados em equipa- mentos informatizados. O tipo mais comum de display usado nos proje- tos básicos de Eletrônica Digital é o numérico de 7 segmentos, de que já falamos no item anterior. A combinação do acionamento de 7 segmentos possibilita o apareci- mento dos algarismos de 0 a 9 e 85 também de alguns símbolos gráficos semelhantes aos apresentados na fi- gura 12. Otipo mais comum usado nos pro- jetos digitais é o mostrador de LEDs, onde cada segmento é um diodo emissor de luz, sua aparência e sim- bolo interno são mostrados na figura 13. Os LEDs podem ser ligados de modo a ter o anodo conectado ao mesmo ponto, caso em que dizemos que se trata de um display de anodo comum, ou podem ter os catodos in- terligados, caso em que dizemos que se trata de um display de catodo co- mum. As correntes nos segmentos vari- am tipicamente entre 10 e 50 mA con- forme o tipo, o que nos leva a concluir que o consumo máximo ocorre quan- do o dígito 8 é projetado (todos os segmentos acesos) e pode chegar a 400 mA por dígito. Alguns fabricantes podem juntar mais de um dígito num único bloco, facilitando assim os pro- jetos, pois, na maioria dos projetos os números apresentados são maiores que 9, ver figura 14. Outro tipo de display também uti- lizado com certa frequência nos pro- jetos é o de cristal líquido. Este display não “acende” quan- do excitado. Eletrodos transparentes ao serem excitados eletricamente pelo sinal do circuito fazem com que o líquido com que ele está em conta- hEFRT + Fig. 12 - Símbolos gráficos em displays de 7 segmentos. << ED> (porto decimal) a b ca e t 9 PD D petedtos Fig. 13 - Um display de LEDs de catodo comum com ponto decimal. Catodo Duplo Triplo Fig. 14 - Tipos de displays múltiplos. 3142 Dígitos to torne-se opaco, deixando assim de refletir a luz. Desta forma, o fundo branco do material deixa de ser visto, aparecendo em seu lugar uma região preta, veja a figura 15. As regiões formam os segmentos e conforme sua combinação temos o aparecimento dos dígitos. No entanto, é mais difícil trabalhar com estes mostradores, pois eles exi- gem circuitos de excitação especiais que também são mais caros. A principal vantagem do mostra- dor de cristal líquido (LCD) é seu con- sumo, que é centenas de vezes me- nor do que o de um mostrador de LEDs. Para as aplicações em que o aparelho deve ser alimentado através de pilhas ou ficar permanentemente ligado, é muito vantajoso usar o mos- trador LCD. 12.3 DECODIFICADORES E Polatizador (Padireção da polarização) Parede da Célula (vidro) Orientação molecular Eletrodo posterior (as linhas mostram a direção do tratamento da superfício) Segmento opaco Luz incidente Eletrodos do segmento (as linhas mostram a direção do tratamento da superfície) Orientação molecular Parede da ——— célula (vidro) TD" Polarizador (P= direção da polarização) CODIFICADORESTTL E cMos Segmento tansparento (uz Fig. 15 - Um display de cristal líquido. Podemos contar com emergente uma boa quantidade de decodificadores, multi- plexadores e demultiple- xadores na forma de cir- cuitos integrados TTL ou CMOS. Será interessan- te para qualquer prati- cante de Eletrônica Digi- tal contar com um desses manuais. No entanto, para faci- litar, decreveremos al- guns circuitos integrados que contêm estas fun- ções e são mais utiliza- dos nos projetos e apli- cações práticas. CursosVirtuais.net 86 a) 7442 - Decodificador BCD para decimal Este circuito integrado tem a pinagem mostrada na figura 16. Conforme a combinação de níveis lógicos das entradas (codificadas em BCD), apenas uma das saídas irá para o nível lógico baixo. Todas as demais permanecerão no nível alto. Se os níveis lógicos aplicados às entradas tiverem a combinação 1010 até 1111 (que correspondem de 11 a 15) nenhuma das saídas será ativa- da. Quando ativada, cada saída pode drenar uma corrente de 16 mA. O circuito integrado TTL 7445 tem a mesma função, com a diferença de que possui transistores na configura- ção de coletor aberto na saída, po- dendo com isso trabalhar com ten- sões de até 30 V e drenar correntes de até 80 maA. A pinagem é a mesma do 7442. b) 7447 - Decodificador BCD para 7 Segmentos Este é um circuito TTL que possui saídas em coletor aberto capazes de drenar correntes de até 40 mA, sen- do portanto indicado para excitar displays de LEDs de anodo comum. Na figura 17 temos a sua pinagem. Algumas características importan- tes devem ser observadas neste cir- cuito. Uma delas é o terminal Lamp Test ou teste do display. Colocando esta saída no nível lógico baixo (em funci- onamento normal ela deve ser mantida no nível alto) todas as saí- das vão ao nível baixo, fazendo com que todos os segmentos do display acendam. Com isso é possível verifi- car se ele está em bom estado. Outra saída importante é a RBI (Ripple Blank Input) que faz com que vce Entradas Saídas A+ Í A B Cc D 9 8 7 www 16 15 14 13 12 “1 10 9 D 7442 1 2 3 4 5 6 7 8 "=" o 1 a 3 4 5 8 —— Saídas Fig. 16 - BCD para decimal - decodificador. vec Saídas Spas caso A ri i f g a b c d e aaa eee 16 15 14 13 12 n 10 9 D 7447 1 2 3 4 5 7 8 "2" "2" B c Lamp RBO RBI D A yr est Ay = Em. Ent. Fig. 17 - Decodificador BCD para 7 segmentos. os zeros à esquerda sejam apagados quando são usados diversos conta- dores, figura 18. Assim, em lugar de aparecer o valor 008, numa contagem aparece apenas 8. Observe que a saída RBO (Ripple Blank Output) serve para a ligação em série de diversos blocos contadores de modo a ser obtido um conjunto com vários dígitos. c) 74150 - Seletor de dados 1-de-16 Este circuito integrado TTL consis- te num multiplexador que possui 16 linhas de entrada e uma saída selecionadas pelas Linhas de Sele- ção. Na figura 19 temos a pinagem deste circuito integrado. Para operação normal, a entrada de habilitação (EN) deve ser mantida no nível alto até o momento em que vce Entrada de dados Da Dy Dio Di Di2 Dig mei Seleção Dis Dis A B Cc made mio CursosVirtuais.net nn 2 23 22 21 20 19 18 17 16 15 14/13 RBI US S D 74150 > RBI H 2 3 4 5 6 7 8 9 40 411 12 TT" ""2"2"2"2"2"2—= D7 De Ds Da Dy Do DI DD S D x — 1 (Saida) Entrada de dad: Fig. 18 - Usando a função Fssasa memos Seleção: RBI (Ripple Blank Input). Fig. 19- Seletor de dados 1 de 16. 87