Resumo

Portas logicas são circuitos que constituem os circuitos integrados. São eles que desempenham a função lógica digital destes.

Os circuitos integrados são constituídos por potras logicas, as portas logicas são constituídas por transístores.

Introdução

A electrónica digital é baseada com circuitos electrónicos que reconhecem apenas dois estados de tensão e corrente. Os circuitos integrados constituem vários circuitos e equipamentos electrónicos, que proporcionam a redução destes, a economia de alimentação e velocidade de suas operações. Os circuitos que constituem electrónica digital são compostos por blocos lógicos que também pertencem a uma certa família lógicas de circuitos lógicos. Famílias lógicas são tecnologias de fabricos de circuitos integrados e de blocos lógicos. Neste trabalha ir-se-á abordar mais concretamente os blocos lógicos de famílias lógicas TTL e CMOS.

Objectivo

Objectivo Geral Falar sobre os blocos lógicos

Objectivos Específicos Explicar o princípio de funcionamento de portas lógicas a tecnologia de transístores bipolares (BJT). Explicar o funcionamento de portas lógicas com a tecnologia CMOS.

Apresentar esquema eléctrico interno das potras lógicas da família TTL e CMOS

Metodologia

Blocos lógicos

São blocos que constituem as portas lógicas existentes na electrónica digital. Os blocos lógicos podem ser implementados com díodos e transístores (BJT e MOSFET).

Os blocos lógicos são caracterizados por factores como:

Níveis de tensão e corrente de entrada e saída; Quantidade de blocos a serem conectados (Fan-Out);

Tempo de resposta do bloco;

Factor imunidade ao ruído.

1. Níveis de tensão e corrente de entrada e saída

Os valores de tensão e corrente 0 e 1 não são níveis de tensão assim como tal, mais eles representam valores mínimos e máximos de tensão de entrada e saída.

2. Fan- Out

É o número de ligações máximas que podem ser ligadas na saída de um bloco com os outros da mesma família lógica.

O fan-out é a razão entre os números de ligações de saída e ligações de saída.

3. Tempo de atraso É a velocidade de transição de nível lógico baixo para nível lógico baixo

4. Imunidade ao ruído

É uma margem dada a presença de ruído nos circuitos que não interfiram na funcionalidade lógica dos circuitos.

A presença de ruído pode influenciar no reconhecimento dos estados lógicos de entrada e de saída e assim influenciar no bom funcionamento dos circuitos lógicos fazendo que eles operem na região indefinida/irrelevante.

As portas lógicas são construídas com elementos semicondutores, Díodos, BJT ou MOSFET, que são os elementos que definem o tipo de tecnologia empregues na sua construção. Esses são dispostos em circuitos integrados para construção de memórias, microprocessadores.

Os blocos lógicos podem ser classificados quanto ao seu nível de integração

SSI- Small Scale Integration- maiores que 12 componentes MSI – Medium scale Integration- 13 a 9 componentes

LSI- Large Scale Integration- 100 a 9 componentes

VLSI- Very large scale Integration- 1000 a 9 componentes

ULSI- Ultra Large Scale Integration- mais de 100000 componentes

As tecnologias TTL suportam integração de SSI até MSI.

As tecnologias CMOS suportam integração maiores que LSI. Blocos lógicos de portas OR, NAND, AND, NOR, NOT, XOR e XNOR funcionamento

1. Portas lógicas com transístores Bipolares (BJT). a) Porta AND

b) Porta NOT

Aplicando o +Vcc na base do transístor ele conduz até o ponto de saturar, oque faz com que a tensão no seu colector cai a 0. Por outro lado, na ausência de tensão na base, que corresponde ao nível lógico 0 de entrada, o transístor se matem- se em corte e a tensão no seu colector se mantem alta, o que corresponde ao nível 1.

c) Porta NAND

Quando ambos os transístores estão a conduzir, ou seja, quando ambas as tensões de entrada correspondem ao nível lógico 1, há corrente na resistência R8 e o nível lógico de saída é 0. Quando qualquer dos dois transístor estiver cortado iC = 0, a tensão de saída é igual a VCC (+5v) e o nível lógico na saída é 1, bastando para isso que uma das tensões de entrada seja 0.

d) Porta OR

Quando alimenta se o circuito, todas as entradas estao inicialmente no nivel logico baixo que corresponde ao 0, e a sua saida sera 0, e quando preciona se umadas chaves faz com que a entrada esteja o nivel logico 1, que faz faz com que a saida esteja no nivel logico alto, mesmo que uma das enradas esteja no nivel logico 0, a saida sera 1.

e) Porta NOR

Quando aplica-se uma tensão a este circuito, ambas as entradas inicialmente será baixa, e a saída será alta. E quando pressiona-se umas das chaves faz com que a entrada esteja no nível alto, que por sua vez faz com que a saída para seja do nível baixo. Este circuito é semelhante ao circuito de uma porta OR, excepto que a saída está ligada ao colector de ambos os transístores e o emissor de cada transístor é ligado à terra. Se qualquer um dos transístores estiver no nível 1, a corrente de +Vcc será curto-circuito à terra, evitando a saída. Como resultado, a saída será alto apenas quando ambas as entradas são baixas. Se uma ou outra entrada é alta ou ambas as entradas são altos, a saída será baixo.

Tecnologia CMOS

Quando se trata de baterias portáteis e circuitos com memore consumo de energia, a tecnologia CMOS é a ideal em relação aos TTL, pois, pela característica de eles operarem com uma corrente de nano-amperes permite que os circuitos integrados sejam alimentados com tensões baixas de entrada e tensões altas de saída (3 a 15 V).

Todas as portas lógicas com tecnologia CMOS derivam da porta NOT.

a) Porta NOT

Os dois transístores modo enriquecimento ( enhancement-mode), canal N a sua fonte esta ligada a massa e o MOSFET canal P a sua fonte esta ligada ao +V. Os drenos estão conectados entre si. Quando a entrada esta deligada, a resistência dos transístores é infinita, e quando ligada assuas resistência chegam aproximadamente a uns 200R. Quando a porta esta aberta, não há passagem de corrente e a saída será igual a tensão da fonte.

Quando a A=0, o MOSFET canal N, fica inversamente polarizado e não há formação de canal (circuito aberto) oque deixa a saída desconectada da massa. A passo que o MOSFET canal P fica directamente polarizado, e há formação de canal, conectando a saída ao +V (nível lógico 1).

Quando A=1, o MOSFET canal N esta ON e MOSFET canal P esta OFF, oque leva a saída a massa (nível lógico 0).

b) Porta NOR

O principio usado na porta NOT (inversora) é o mesmo aplicado aos outros circuitos de portas lógicas NOR e NAND, combinando inversoras em paralelo, em série ou misto.

Neste circuito, se as duas entradas estiverem a nível lógico zero (0), os dois MOSFET canal P estarão saturados conectados a +Vcc, e os MOSFET canal N estarão em corte e não haverá ligação a massa. E se uma das entradas for a nível lógico alto, o MOSFET canal P dessa enteada entrara em corte e o seu MOSFET canal N esta em saturação, e saída esta nível lógico zero (0).

c) Porta NAND

Invertendo a estrutura da NOR, obtemos uma NAND também de duas entradas, onde quando uma das entradas estiver a nível lógico 0, haverá na saída nível lógico 1. E quando as duas estiverem a nível lógico 1, a saída terá nível lógico 0.

Mas este circuito apresenta vários inconvenientes, a resistência em série do MOSFET faz com que não se tenha mais de 4 enteadas a nível lógico 1, o que causa problemas em algumas aplicações, pois excede os seus Fan-In, e devidas as resistências em séries dos MOSFET, a resistência de saída, possibilitando equívocos nos estados de saída. Para ultrapassar esse inconveniente, o circuito de uma porta NAND e projectado segundo o esquema abaixo.

A técnica aqui, e colocar as inversoras em par. Assim o nível lógico de saída será dado por um transístor, ou canal-P ou canal-N, e a resistência de saída sempre será igual, proporcionando um estado lógico de saída, exacto.

Um dos maiores inconvenientes das portas CMOS, a sua velocidade de operação. Não operam em altas velocidades devido a sua capacitância de entrada. Os dispositivos B-séries ajudam a resolver esse problema fornecendo uma corrente de saída uniforme, e comutando os estados de saída muito ruído mesmo que as entradas comutem de forma lenta.

Conclusão Conclusão

Comentários